ÉCOLE
POLYTECHNIQUE
DE MONTRÉAL
GROUPE DE RECHERCHE EN
MICRO‑ÉLECTRONIQUE
RAPPORT
ANNUEL
1995-1996
DÉCEMBRE
1996
TABLE
DES MATIÈRES
REMERCIEMENTS............................................................................................................................ 1
INTRODUCTION............................................................................................................................. 1
COLLABORATIONS
EN 95 - 96........................................................................................................ 1
OBJECTIFS DU GROUPE ............................................................................................................... 2
COMPOSITION DU GROUPE ......................................................................................................... 2
Liste des membres réguliers...................................................................................................... 2
Liste des membres associés...................................................................................................... 3
Liste d'autres professionnels et chercheurs................................................................................. 3
PROGRAMME DE RECHERCHE EN VLSI ...................................................................................... 3
Domaines............................................................................................................................. 3
Activités des membres réguliers................................................................................................ 3
ÉTUDIANTS AUX CYCLES SUPÉRIEURS..................................................................................... 10
Titres
des projets et diplômes en cours de chaque étudiant........................................................ 12
Description détaillée des projets d'étudiants ............................................................................ 15
SUBVENTIONS ET CONTRATS ..................................................................................................... 83
Subventions,
contrats et conventions de recherche individuelles................................................. 83
Subventions,
contrats et conventions de recherche de groupe..................................................... 83
Autres
contrats et subventions de recherche............................................................................
84
Équipement
prêté par la SCM.................................................................................................
85
Équipement
appartenant au groupe ......................................................................................... 85
Logiciels..............................................................................................................................
86
PUBLICATIONS ET RÉALISATIONS.............................................................................................. 87
Articles
de revues acceptés pour publication ............................................................................ 87
Articles
de revues publiés de septembre 1995 à août 1996 ........................................................ 87
Articles
de revues publiés de septembre 1994 à août 1995 ........................................................ 89
Articles
de conférences publiés de septembre 1995 à août 1996................................................. 89
Articles
de conférences publiés de septembre 1994 à août 1995................................................. 92
Séminaires et autres conférences avec comité de
lecture............................................................ 94
Rapports
techniques..............................................................................................................
94
INDEX DES AUTEURS..................................................................................................................... 95
REMERCIEMENTS
Nous désirons remercier tous les membres du GRM
(Groupe de Recherche en Microélectronique) professeurs et étudiants pour
l=effort et l=attention qu'ils ont accordés afin de compléter leurs parties du
présent rapport. Nos remerciements
s'adressent aussi à madame Ghyslaine Carrier pour son excellent travail de
secrétariat afin de produire ce rapport.
Soulignons aussi la contribution financière de la direction des études
supérieures et de la recherche pour sa préparation et sa diffusion.
INTRODUCTION
Le Groupe de Recherche en Microélectronique (GRM) de
l=École Polytechnique de Montréal a poursuivi sa progression sur plusieurs
fronts. Le présent document décrit ses objectifs, la composition du groupe, les
subventions et contrats obtenus, les équipements et outils qu'il possède et les
publications et principales réalisations récentes. Pendant l=année 1995-1996, 81 étudiants inscrits à la maîtrise ou
au doctorat et une dizaine de postdoc, professionnels et techniciens ont
participé aux travaux de recherche du groupe, sous la direction de différents
professeurs du GRM. Les membres du
groupe ont connu des succès importants aux programmes de subvention du Conseil
de Recherche en Sciences Naturelles et en Génie du Canada (CRSNG) et auprès du
Fonds pour la formation de Chercheurs et l=Aide à la Recherche du Québec
(FCAR), ainsi qu'au programme de prêt d'équipement de la Société Canadienne de
Microélectronique. Ils participent
aussi à trois projets réalisés dans le cadre de Micronet, le centre
d'excellence en microélectronique et à un projet de IRIS dans le cadre du
centre d'excellence en vision. Citons
aussi les projets réalisés avec des partenaires industriels, BNR/NT,NHC
Communications, MIROTECH et AMI, ainsi que ceux réalisés pour le Ministère de
la Défense. Il est à noter finalement
que la plupart des professeurs membres réguliers du GRM sont impliqués dans la
réalisation d=un projet de grande envergure subventionné par le programme
Synergie du gouvernement du Québec. Ce
projet appelé PULSE implique trois partenaires industriels soient MIROTECH,
GENESIS et MIRANDA. Le groupe tend vers
un équilibre entre les recherches orientées et les recherches académiques, les
premières influençant grandement les orientations développées dans les
dernières. Nous croyons fermement qu'il s'agit là d'un gage de pertinence et de
qualité des travaux et des orientations prises par le groupe.
COLLABORATIONS
EN 95-96
L'année 95-96 a été marquée par plusieurs faits saillants, notamment les collaborations entre les membres du GRM et des chercheurs d'autres groupes et centres de recherche. Soulignons à titre d'exemple, la collaboration entre le professeur Savaria et le professeur Audet de l=Université du Québec à Chicoutimi (Méthodes de conception de circuits tolérants aux défectuosités); la collaboration entre Savaria, Barwicz et Massicotte de l=Université du Québec à Trois-Rivières (Développement des circuits spécialisés et algorithmes pour réaliser des systèmes de mesures intégrés); Savaria et Thibeault de l=École de Technologie Supérieure (Méthode de restructuration laser); Savaria et Aboulhamid de l=Université de Montréal (Parallélisation de boucles et compilation de description synthétisable à partir de spécification en langage C); Savaria et Blaquière de l=Université du Québec à Montréal (Conception de réseaux de neurones et conception logiciel-logiciel); Raut et Sawan (circuits en mode courant), Davidson de l=UQAM et Sawan (processeur spécialisés et FPDs), Bennis de l=ETS et Sawan (circuits de prédiction), Homsy de l=Université de Montréal et Sawan (systèmes ultrasoniques), Fortier de l=Université d'Ottawa et Sawan (stimulateur de Cortex), Van der Puije de l=Université de Carleton et Sawan (électrodes implantables), la collaboration entre les professeurs Poussart et Tremblay avec Savaria dans le cadre de IRIS (le centre d'excellence en vision robotique); les collaborations entre la professeure Kaminska et le professeur Rajski de McGill, le professeur Wagneur de Nantes, France; et avec T. Makino de Bell-Northern Research à Ottawa. De plus, R. Maciejko travaille sur la modélisation et la caractérisation des lasers à semi-conducteurs avec R. Leonelli, Université de Montréal, sur l=étude de la Photoluminescence de monostructures avec D. Morris, Université de Sherbrooke et de la Photoluminescence résolue en temps et échantillonnage électro optique. Notons la collaboration avec plusieurs membres du centre Poly-Grames notamment les professeurs Savaria, Laurin et Wu (interconnexions de circuits VLSI à très haute vitesse) Sawan et Bosisio (circuits mixtes VLSI et micro-ondes), Sawan et Ghannouchi (Applications des circuits DSPs en micro-ondes), notons aussi la collaboration avec le GRBB (Groupe de Recherche en Biomatériaux et Biomécanique), entre les professeurs Sawan et Yahia (Electrodes et Matériaux implantables).
OBJECTIFS
DU GRM
Tel que défini par ses statuts, le Groupe de Recherche
en Microélectronique a pour objectif général de *promouvoir et de regrouper les
activités de recherche en Microélectronique à l=École Polytechnique de
Montréal+.
Plus spécifiquement, le Groupe de Recherche en
Microélectronique poursuit les objectifs suivants:
C regrouper dans une entité visible et
identifiée les chercheurs qui oeuvrent dans des secteurs reliés à la
Microélectronique;
C offrir aux chercheurs en Microélectronique un
lieu de communication et d'échange en vue de promouvoir et de faciliter la
collaboration et le travail en équipe;
C assurer le bon fonctionnement des
laboratoires du GRM;
C faciliter l=accès à la technologie
Microélectronique aux autres chercheurs de l=École susceptibles d'en profiter.
Ces objectifs n'ont pas été modifiés depuis la
constitution officielle du groupe.
COMPOSITION DU GROUPE
Le Groupe de Recherche en Microélectronique relève du
directeur du département de génie électrique et de génie informatique et se
compose des membres réguliers et membres associés suivants:
Liste
des membres réguliers
C Dr.
Yvon Savaria: professeur titulaire au département de génie électrique et de
génie informatique, directeur du Groupe de Recherche en Microélectronique,
responsable administratif du laboratoire de VLSI. Il s'intéresse à la méthodologie du design des circuits intégrés,
aux problèmes de testabilité, à l=intégration ULSI et aux applications de ces
technologies.
C Dr.
Guy Bois: professeur adjoint au département de génie électrique et de génie
informatique, qui s'intéresse à l=aspect algorithmique de la conception de
circuits intégrés, en particulier à la synthèse de très haut niveau et à la
synthèse de masques.
C Dr.
Jean‑Louis Houle: professeur titulaire au département de génie
électrique et de génie informatique, qui s'intéresse aux applications du VLSI et
aux architectures parallèles pour le traitement des signaux et des images.
C Dr.
Bozena Kaminska: professeure agrégée au département de génie électrique et
de génie informatique, qui s'intéresse à la conception pour la testabilité, aux
problèmes de testabilité, à la synthèse de haut niveau ainsi qu'aux
interconnexions optiques.
C M.
Bernard Lanctôt: professeur titulaire au département de génie électrique et
de génie informatique, qui s'intéresse aux méthodes de conception et au
développement de logiciels de conception VLSI.
C Dr.
Romain Maciejko: professeur titulaire au département de génie physique,
dont le domaine de recherche porte sur l=étude et la réalisation de dispositifs
optoélectronique intégrés.
C Dr.
Mohamad Sawan: professeur agrégé au département de génie électrique et de
génie informatique, qui s'intéresse à la synthèse, la conception et la
réalisation de circuits mixtes (numériques-analogiques) et à leurs applications
dans les domaines industriel et biomédical, spécifiquement, les stimulateurs et
capteurs sensoriels.
Liste des membres associés
C Dr.
David Haccoun: professeur titulaire au département de génie électrique et
de génie informatique, qui dirige des projets de recherche sur la méthodologie
de conception de codeurs‑décodeurs complexes, y compris l=impact de
l=intégration en VLSI.
C Dr. Michel
Meunier: professeur titulaire au département de génie physique et directeur
du Groupe de recherche en physique et technologie des Couches Minces
(GCM). Il effectue des projets de
recherche sur les procédés pour la microélectronique, plus spécifiquement sur
l=utilisation de laser dans la fabrication de couches minces et la modification
de matériaux. Il collabore avec Yvon
Savaria sur la restructuration par laser pour la microélectronique.
Liste d'autres professionnels et chercheurs
De plus, les personnes suivantes collaborent ou ont
collaboré aux travaux du groupe à divers titres:
C M.
Tahar Ali Yahia: associé de
recherche.
C M.
Michele Goano: chercheur
post-doctoral.
C M.
Alain Champagne: auxiliaire de
recherche.
C M.
Qunshan Gu: associé de
recherche.
C M.
Rachid Kermouche: associé de
recherche.
C M.
Paul Marriott: chercheur.
C M.
Claude Villeneuve: associé de
recherche.
C M.
Jean Bouchard: technicien
du laboratoire VLSI.
C M.
Réjean Lepage: Administrateur
systèmes du projet PULSE.
Ces personnes forment le Groupe de Recherche en
Microélectronique de l=École Polytechnique, dont la reconnaissance officielle
par l=École démontre la priorité que celle‑ci accorde au domaine de la
Microélectronique.
PROGRAMME DE RECHERCHE EN VLSI
Domaines
Les programmes de recherche et de formation de
chercheurs en VLSI de l=École Polytechnique recouvrent les sous-secteurs
suivants:
C la
technologie VLSI en elle-même, y compris les problèmes de test et de tolérance
aux pannes et aux défectuosités;
C les
applications, surtout en télécommunications, en traitement des signaux et des
images, en algorithmes et architectures parallèles, en biomédical par la
réalisation de micro stimulateurs implantables et dans la réalisation
d'échantillonneurs rapides;
C les logiciels
de synthèse de conception et de test assistés par ordinateur;
C les
dispositifs électroniques et électro-optiques ainsi que les technologies de
fabrication.
Activités
des membres réguliers
La description détaillée de notre programme de
recherche débute sur une synthèse par chaque membre de ses activités au sein du
GRM.
Activités
du professeur Savaria
Il conduit des recherches selon deux grands axes:
l=élaboration de méthodes de conception et l=utilisation des technologies
microélectronique à des applications spécifiques. Le premier axe englobe des
travaux sur les méthodes de conception de circuits à haute vitesse, sur la cosynthèse
et le codesign de systèmes électroniques et sur les techniques d'autotest et de
tolérance aux pannes et aux défectuosités. Le second axe couvre des thèmes
divers comme la conception d'un classificateur de haute performance, la
conception d'organes de calcul pour un système de vision 3D, la réalisation
d'échantillonneurs rapides et la mise en oeuvre de processeurs
spécialisés. Plusieurs de ces travaux
sont réalisés en collaboration avec d'autres chercheurs. La suite reprend
chacun de ces thèmes en élaborant brièvement.
Méthodes
de conception
Un premier thème est la conception de circuits de
haute vitesse. Nous concentrons nos
efforts sur les technologies CMOS et bipolaires au silicium. Nous élaborons des
méthodes pour concevoir, modéliser et automatiser la conception de réseaux de
distribution d'horloge et de circuits synchrones rapides. Nos travaux
exploitent aussi les techniques de synchronisation à une phase (True Single
Phase Clocking (TSPC)). De plus, nous
utilisons les lignes à délai verrouillable (Delay locked loop (DLL)) pour
produire des bases de temps ultra-rapides, nécessaires aux applications de
haute performance. Enfin, nos travaux
récents portent l=impact du placement et du routage sur le fonctionnement à
haute vitesse et sur les méthodes de test adaptés pour ces circuits.
Un autre axe de recherche poursuivi est l=élaboration
de méthodes pour concevoir des coprocesseurs dédiés à des applications
intensives en calcul. De tels coprocesseurs peuvent être synthétisés puis
chargés au besoin dans une batterie de réseaux logiques programmables afin de
réaliser un amalgame performant, fruit d'un compromis matériel logiciel.
Nous travaillons aussi à l=élaboration de méthodes qui
permettent de concevoir des circuits auto-testables. Nos recherches portent sur
l=élimination des problèmes d'initialisation et de résistance au test
pseudo-aléatoire des circuits séquentiels. Dans la même veine, nous élaborons
des méthodes pour concevoir des circuits tolérants aux pannes.
Applications
Dans le cadre de cet axe plus appliqué, nous avons
étudié les techniques de mise en oeuvre de réseaux de neurones artificiels et
nous avons proposé une nouvelle règle d'apprentissage pour les réseaux ART qui
est plus performante et plus facile à mettre en oeuvre. Ce type de réseau est
envisagé pour la classification en temps réel des signaux radars.
Nous avons débuté des travaux sur la conception de
modules d'un système de vision 3D qui exploite le principe de caméra à balayage
autosynchronisé proposé au conseil national de recherche du Canada. Nos efforts
se concentrent sur un problème de correction d'artefacts associés à des sauts
de réflectance ainsi que sur la transformation en temps réel d=un système de
coordonnées de mesure polaires vers un estimé de profondeur cartésien.
Nous exploitons les techniques de conception de
circuits rapides afin de concevoir des circuits d'échantillonnage
ultra-rapides. Nos efforts portent sur la conception d'échantillonneurs précis
et de circuits d'interface applicables pour la mise en oeuvre de liens de
communications rapides. Les circuits
proposés peuvent s=appliquer au recouvrement d=horloges ultra rapides.
Nos travaux portent enfin sur l=étude d'architectures
pour deux problèmes de traitement des signaux. La première cible des
applications métrologiques pour la reconstruction des mesures. Le second porte
sur les architectures adaptées pour le traitement vidéo.
Activités
du professeur Bois
Le professeur Bois conduit des recherches dans le
domaine de la Microélectronique, principalement dans la conception
d'algorithmes pour la synthèse automatique de circuits intégrés. Ces recherches sont divisées en trois
thèmes: 1. cosynthèse ou cocompilation logiciel/matériel; 2. la synthèse d'horloges rapides pour
circuits VLSI et ULSI; 3. la synthèse de masques.
1. Codesign et cosynthèse
logiciel/matériel
L=objectif premier de cette recherche est de proposer
une approche pour accélérer la vitesse de calcul en traitement du signal (DSP)
et de l=image. Considérant trop lent
l=utilisation d=un processeur commercial (e.g. Motorola, Texas Instrument, etc.), jusqu=à tout récemment deux
approches existaient pour accélérer: a) l=approche des circuits intégrés, très
performante mais très dispendieuse en frais de développement pour des volumes
modérés, b) l=approche multiprocesseur, beaucoup moins dispendieuse à cause de
sa souplesse au niveau programmation mais beaucoup moins performante.
En assistant le processeur commercial d=un réseau de
logique reconfigurable (FPGAs) jouant le rôle d=accélérateur, nous obtenons une
troisième approche, qui est celle du système dédié reconfigurable de haute
performance. Ce dernier offre un
excellent compromis, c=est-à-dire la performance des circuits intégrés à coût
abordable.
Le second objectif de cette recherche est de
développer une méthode de partionnement logiciel/matériel pour la synthèse de
systèmes dédiés reconfigurables de haute performance. Ce partitionnement se fait à deux niveaux: le premier niveau concerne
le partitionnement entre le processeur commercial et le réseau de logique
reconfigurable, alors que le deuxième concerne uniquement le partitionnement du
réseau de logique reconfigurable. Bien
que nos travaux aient débuté depuis peu au premier niveau de partitionnement,
au deuxième niveau nous travaillons au développement d=une librairie matérielle
(par analogie à librairie logicielle pour DSP). Plus précisément, à chaque opération spécialisée (convolution,
FFT, etc) exécutée sur le réseau de logique reconfigurable correspond une
représentation binaire qui configure le(s) FPGA(s) afin d=exécuter la
fonctionnalité requise.
Ces travaux dans le domaine du codesign et de la
cosynthèse logiciel/matériel sont réalisés principalement en collaboration avec
la société montréalaise Mirotech Microsystems.
2. Synthèse d'horloges rapides
Des travaux sur la synthèse d'horloges performantes se
poursuivent. Ces travaux traitent de
l=impact des variations du procédé de fabrication sur les systèmes intégrés
synchrones de haute performance. Nous
travaillons à un meilleur modèle des biais de synchronisation dans les circuits
VLSI et ULSI de haute performance. Nous
travaillons aussi sur la manière optimale d'effectuer les compromis entre la
bande passante, le délai, le biais de synchronisation, la surface consommée et
la puissance dissipée. Ceci devrait
conduire d'ici peu à une méthode automatique de synthèse des systèmes
d'horloge.
3. Synthèse de masques
Il existe un champ d=application où les outils
traditionnels au niveau masque (placement et routage, générateur de cellules
feuilles, extracteur, etc) ne sont plus efficaces (e.g. les fréquences
d=horloge plus grande que 400 MHz).
Nous nous intéressons donc ici au développement d=un outil de
conception, correctement intégré, pour automatiser et supporter la conception efficace de circuits ou de portions de
circuits CMOS opérant à haute fréquence.
Plus précisément, nous travaillons actuellement au développement d=un
outil de placement et routage automatique pour circuits VLSI CMOS de haute
performance. Ces travaux sont réalisés
en collaboration avec monsieur Yvon Savaria qui s=intéresse à l=élaboration des
méthodes pour concevoir et modéliser la conception de circuits rapides. Ils sont également réalisés en collaboration
avec la compagnie montréalaise Design Workshop Inc. Notez finalement qu=à moyen terme, nous souhaitons pouvoir
intégrer certains résultats du point 2) à notre méthode de conception.
Activités du professeur Houle
La
recherche du professeur Jean-Louis Houle découle de résultats acquis. Afin d=assurer une bonne continuité, nous
maintenons l=orientation de travaux fondamentaux et leurs relations à une
classe limitée d=applications. Le
travail est donc en deux volets:
1. Algorithmes
et architectures pour multiprocesseurs à objectifs spécifiques;
2. Conception,
simulation et évaluation de performances de prototypes pour le traitement en
temps-réel de signaux de contrôle dans de très grands réseaux électriques.
Dans le premier volet,
nous développons des outils informatiques pour évaluer la fonctionnalité et la
performance de processeurs spécialisés par analyse et simulation. Nous avons déjà des architectures de
processeurs élémentaires (PE) que nous devons optimiser. Ces PE seront ensuite interconnectés en
structures parallèles pour des applications spécifiques.
Dans le deuxième
volet, l=application principale est l=étude de grands réseaux électriques qui
requièrent des équations algébriques de réseaux et des équations
différentielles pour modéliser différents équipements électrotechniques. La simulation en temps réel rigide (Ahard
real-time@) de phénomènes de stabilité transitoire nécessite des processeurs
parallèles pour exécuter indépendamment les uns des autres, mais ils sont
synchronisés. Des graphes de
précédances et des graphes de communications sont utilisés. Puisque l=assignation des tâches est de
complexité NP, des algorithmes de type A* modifiés doivent être mis au point.
Les deux volets
comportent des aspects fondamentaux nécessaires aux prototypes de laboratoire,
qui sont testés à l=Institut de recherche d=Hydro-Québec. L=originalité des travaux est dans
l=adaptation de la structure du réseau d=ordinateurs à celle du réseau
électrique. L=importance est dans
l=augmentation de l=efficacité de grands réseaux électriques.
Le professeur
Jean-Louis Houle dirige des projets d'implantation en VLSI d'architectures
parallèles pour le traitement temps réel de signaux et d'images. Il s'intéresse à la réalisation en FPGA
d'algorithmes pour des applications spécifiques en utilisant en particulier des
transformées en ondelettes (wavelets).
Il travaille aussi sur des algorithmes parallèles pour le traitement de
matrices creuses (sparse) appliquées à l=analyse dynamique de la sécurité des
grands réseaux électriques ainsi qu'à la simulation de leur instabilité
transitoire. Il codirige trois
étudiants de cycles supérieurs à l=IREQ et six autres au laboratoire GRM (au
total 5 doctorats et 4 maîtrises).
Activités
de la professeure Kaminska
Les activités de
recherche de la professeure Bozena Kaminska pour 1995/1996 sont principalement
concentrées sur les domaines suivants:
C Technologie d=interconnexion et de
commutation grande vitesse destinées aux réseaux de communication à fibre
optiques et optoélectriques avec une attention plus marquée aux services à
large bande. En particulier, elle
concentre ses efforts dans les domaines de l=interconnexion optique entre les
organes d=entrée et les réseaux à fibres optiques. La conception de circuits à haute vitesse est basée sur des
technologies rapides GaAs de la société TriQuint Semiconductors. Oregon. L=année 1995-96 s=est amorcée par la mise en
oeuvre de notre première matrice de commutation fabriquée et testée avec une
fréquence maximale qui dépasse 3.4 GHz.
Cette matrice analogique est la plus performante au monde et elle est
destinée aux protocoles multiples de communication. Nous avons réalisé également des récepteurs optiques et
différentes autres structures à haute vitesse et haute performance. Ces travaux sont réalisés en collaboration avec
nos partenaires industriels, NHC Communications, Conseil National de Recherche,
Micronet et OPCOM.
C Test et conception de circuits analogique et
mixte, analogique et numérique. Notre
but est de développer un ensemble d=outils qui permettent d=intégrer la
conception et le test.
Collaboration
industrielle
Les partenaires
industriels principaux de nos activités sont:
C NHC Communications Inc. et OPTEX Inc. Nous travaillons ensemble sur les matrices
de communications ainsi que sur le système optoélectronique.
C BNR/NT est notre collaborateur dans le
domaine de test de circuits analogiques et mixtes.
Le
concept de développement aide à la conception axée sur la vérification
systématique et de génération de vecteurs de test pour les circuits analogiques
et mixtes durant toutes les phases de la conception. Cet ensemble d=outils aide à concevoir des circuits et systèmes
analogiques et mixtes facilement testables, Amanufacturables@ et auto-testable
en cas de besoin. Ils peuvent être
utilisés pour déterminer l=ensemble minimal de vecteurs de test permettant une
couverture de panne maximale. Le projet
est constitué de 5 éléments:
C Un outil d=aide à la conception et
l=optimisation des circuits et système Microélectronique en utilisant l=analyse
de sensibilité (LIMSoft).
C Un outil de génération de vecteurs de test
pour les circuits analogiques.
C Un outil de génération de vecteurs de test
pour les circuits mixtes.
C Un outil d=aide à la conception pour la
manufacturabilité en intégrant la conception et le test à toutes les phases de
production.
C Un outil d=insertion automatique de BIST pour
les circuits mixtes.
Ces travaux sont
réalisés en collaboration avec BNR/NT, Ottawa.
C LV Software Inc. Collabore avec nous dans le
domaine de synthèse de haut niveau avec testabilité. Ce volet est réalisé avec le professeur E. Cerny, la société LV
Software Inc. et avec Micronet.
C Synthèse de haut niveau (dans le cadre du
projet PULSE).
Activités
du professeur Lanctôt
Le professeur Lanctôt
agit en tant que représentant de l=École auprès de la Société Canadienne de
Microélectronique (SCMC). Il est membre
et vice-président du Conseil d'administration de cette société ainsi que de son
Comité exécutif. Il a présidé, au cours
de 1994, le Comité d'Affectation des Ressources de la SCMC, ainsi que plusieurs
autres comités depuis 1989.
Activités
du professeur Maciejko
Le professeur Romain
Maciejko dirige le laboratoire d'optoélectronique. Sa recherche porte sur l=application à la photonique des
matériaux nouveaux, plus spécialement les semi-conducteurs, pour fabriquer de
nouveaux composants. Sa recherche a
deux volets: un côté théorique et un
côté expérimental. Le volet théorique
comprend l=étude de la réponse ultra-rapide des semi-conducteurs, notamment le
transport des porteurs de charge à l=aide d'un simulateur Monte Carlo produit
dans son laboratoire. Nous travaillons particulièrement à la simulation des
laser DFB. On a aussi développé une
banque de programmes pour simuler des composants optoélectroniques: la méthode de propagation des faisceaux
(BPM), la simulation des guides optiques par la méthode des éléments finis, le
calcul de bandes dans les semi-conducteurs à l=aide de l=hamiltonien de
Kohn-Luttinger, la résolution de l=équation de Schrödinger pour les puits
quantiques simultanément avec l=équation de Poisson et d'autres programmes de
moindre importance.
Le volet expérimental
comprend des activités de fabrication de composant et des activités de
caractérisation. La fabrication se fait
à partir de couches épitaxiées (nanostructures) obtenues d'autres laboratoires
(BNR). La caractérisation comprend l=étude
de la photoluminescence résolue en temps à l=aide d'un laser titane-saphir
femto seconde construit par nous-mêmes.
Nous avons fait des études à des températures cryogéniques et nous
utilisons un système de comptage de photons ultra-sensible pour la détection. Cette caractérisation nous permet d'étudier
les processus sur des échelles de temps de l=ordre de 50 femto secondes. De plus, nous avons fabriqué un commutateur
optoélectronique ultra-rapide utilisant la photoconduction activée par un laser
d'impulsions ultra-brèves. Nous nous
proposons aussi d'utiliser l=échantillonnage électro-optique pour caractériser
des circuits in situ, grâce à des effets photoréfractifs et possiblement
non-linéaires.
Le laboratoire
d'optoélectronique est particulièrement bien équipé pour étudier la réponse
non-linéaire de nouveaux matériaux.
Grâce à notre laser titane-saphir accordable en longueur d'onde, pompé
par un laser à argon de 22 watts en continu, nous pouvons atteindre des
puissances crêtes de plusieurs dizaines de kilowatts pour des impulsions
ultra-brèves. Ces puissances sont
amplement suffisantes pour générer des effets non-linéaires dans la majorité
des matériaux qui ont une réponse dans le rouge et l=infrarouge proche. Nous nous intéressons aux transitions
résonantes et non-résonantes dans différents matériaux qui peuvent produire des
susceptibilités non-linéaires importantes et qui correspondent à des réponses
les plus rapides possible, de l=ordre de la picoseconde. Nous voulons utiliser ces matériaux pour
réaliser des composants photoniques qui pourront servir pour la modulation et
la commutation ultra-rapide.
Activités
du professeur Sawan
Le professeur Sawan
dirige une équipe de recherche ayant des activités qui se diversifient selon
sept grandes priorités:
1. la conception VLSI des circuits intégrés
numérique, analogique et mixte (numérique-analogique);
2. la conception des systèmes pour
l=acquisition, l=analyse et la génération des signaux ainsi que le traitement
d=images;
3. les appareillages médicaux et plus
particulièrement les micro stimulateurs et capteurs sensoriels implantables et
non-implantables;
4. la conception et la réalisation des circuits
mixtes Microélectroniques / micro-ondes et les différentes technologies
d'intégration (PCB, SMT, MCM,etc...);
5. les circuits intégrés reprogrammables FPGA
(Field Programmable Gate Arrays), FPIC (Field programmable Interconnection
Circuits), FPAD (Field Programmable Analog Devices); et les systèmes
reconfigurables;
6. les systèmes ultrasoniques portables;
7. la synthèse de haut niveau des circuits
électroniques analogiques et mixtes;
L'ensemble de ces
priorités s'articule autour de deux objectifs essentiels suivants 1) la
création des outils de haute performance servant à la récupération des organes
et/ou des fonctions chez des patients ayant perdu l=usage (ou n'ayant pas) de ces fonctions, 2) la
mise au point de fonctions et de systèmes complets servant à des applications
industrielles variées. La plupart de ces outils regroupent l=ensemble des activités
non seulement en microélectronique mais dans les différentes activités en
sciences et génie. Autrement dit, ce
type de projet pluridisciplinaire implique des connaissances en physique,
mécanique, chimie, biologie, biomatériaux, micromachinage, médecine,
etc... Nous nous intéressons
présentement à développer les systèmes suivants:
1. un implant urinaire composé d=un capteur et
d=un stimulateur servant à contrôler les deux fonctions de la vessie (rétention
et incontinence);
2. un implant visuel dédié à la récupération
d'une vision acceptable chez les non-voyants;
3. un système de stimulation dédié à la
récupération de mouvements simples de bras paralysés qui est basé sur un modèle
de mouvements naturels;
4. un dispositif détecteur de volume d'urine
dans la vessie, en se servant d'une technique ultrasonique. Nous nous intéressons au développement d'un
circuit non-implantable miniaturisé dédié aux enfants énurétiques.
5. un système de télémétrie pour le test et la
surveillance des activités des neurostimulateurs implantables.
6. un moniteur miniaturisé allant dans un
compte-gouttes, qui sert à une surveillance précise de son utilisation sans que
son utilisateur ne s'en rende compte.
Ces systèmes dédiés à
des applications médicales doivent être très performants, (dimensions réduites
et à très basse consommation d=énergie) fiables et flexibles. De plus, et pour répondre aux besoins des
applications industrielles, nous élargissons nos activités de recherche et nous
nous intéressons à la conception et à la réalisation des fonctions et systèmes
analogiques et mixtes. A titre
d=exemple, nous développons deux catégories de circuits de conversion
analogique à numérique (rapide et à haute précision) qui nécessitent la plupart
de fonctions analogiques de base, soit un amplificateur opérationnel à large
bande passante et un convertisseur/numérique analogique (DAC), etc. Nous proposons des filtres passe-bandes
reconfigurables et à bande passante très élevée. Des préamplificateurs reconfigurables et des circuits intégrés
mixtes programmables font aussi l=objet de nos travaux de recherche. Nous traitons des circuits en mode courant
et en courant commuté. Pour plus de
détails sur les différents projets, le lecteur est invité à lire les
descriptions des projets d'étudiants dans ce rapport.
Le professeur Sawan
est co-fondateur de l=IFESS (International Functional Electrical Stimulation
Society, membre de l=AUE (Association for Urology and Engineering) et membre de
plusieurs comités de programme de conférences nationales et internationales à
l=École Polytechnique, le professeur Sawan est fondateur d=un laboratoire de
recherche PolySTIM (Laboratoire de neurotechnologie) et coordonnateur de la
section électronique du département de génie électrique et génie informatique.
ÉTUDIANTS AUX CYCLES
SUPÉRIEURS
81 étudiants aux
cycles supérieurs ont effectué des recherches associées à l=équipe durant la
période couverte par ce rapport:
|
Nom de l=étudiant |
Diplôme en cours |
Directeurs |
Codirecteurs |
|
Abderrahman,
Abdessatar |
Ph.D. |
B. Kaminska |
E. Cerny |
|
Abou-Khali, Michel |
Ph.D. |
K. Wu |
R. Maciejko |
|
Achard, Éric |
M.Sc.A. |
Y. Savaria |
Y. Blaquière |
|
Achour, Chokri |
Ph.D. |
J.L. Houle |
|
|
Ahmad, Galaly |
Ph.D. |
B. Kaminska |
|
|
Antaki, Bernard |
M.Sc.A. |
Y. Savaria |
|
|
Aourid, Sidi Mohamed |
Ph.D. |
B. Kaminska |
|
|
Arabi, Karim |
Ph.D. |
B. Kaminska |
|
|
Assi, Ali |
Ph.D. |
M. Sawan |
|
|
Ayad, Ahmed |
M.Sc.A. |
B. Kaminska |
|
|
Ayari, Bechir |
Ph. D. |
B. Kaminska |
|
|
Beaudin, Sylvain |
M.Sc.A. |
M. Bois |
R. Marceau |
|
Belabbes,
Nacer-Eddine |
Ph.D. |
B. Kaminska |
M. Sawan |
|
Bélanger, Normand |
Ph.D. |
Y. Savaria |
|
|
Belhaouane, Adel |
Ph.D. |
Y. Savaria |
B. Kaminska |
|
Ben-Hamida, Naim |
Ph.D. |
B. Kaminska |
|
|
Ben Salem, Brahim |
Ph.D. |
B. Kaminska |
|
|
Bohsina, Driss |
M. Ing. |
M. Sawan |
|
|
Boubezari, Samir |
Ph.D. |
B. Kaminska |
E. Cerny |
|
Bourret, Sylvain |
M.Sc.A. |
M. Sawan |
|
|
Boyogueno Bendé,
André |
Ph.D. |
B. Kaminska |
|
|
Cantin, Marc-André |
M.Sc.A. |
Y. Blaquière |
Y. Savaria |
|
Cantin, Pierre-Luc |
M.Sc.A. |
M. Sawan |
|
|
Chabini, Nourreddine |
M.Sc.A. |
M. Aboulhamid |
Y. Savaria |
|
Chen, Jianyao |
Ph.D. |
R. Maciejko |
|
|
Contandriopoulos,
Nicolas |
M.Sc.A. |
Y. Savaria |
Y. Blaquière |
|
Cornilescu, Dan |
M.Sc.A. |
M. Sawan |
|
|
Djemouai,
Abdelouahab |
M.Sc.A. |
M. Sawan |
|
|
Ehsanian-Mofrad,
Mehdi |
Ph.D. |
B. Kaminska |
|
|
Fares, Mounir |
Ph.D. |
B. Kaminska |
|
|
Fortin, Guillaume |
M.Sc.A. |
B. Kaminska |
|
|
Gadiri, Abdel Karim |
Ph. D. |
Y. Savaria |
|
|
Gagnon, Mathieu |
M.Sc.A. |
B. Kaminska |
|
|
Gagnon, Yves |
M.Sc.A. |
M. Meunier |
Y. Savaria |
|
Granger, Éric |
M.Sc.A. |
Y. Savaria |
|
|
Guénette, Joelle |
M. Sc.A. |
G. Bois |
Y. Savaria |
|
Haddad, Mohamed
Tahar |
M.Sc.A. |
B. Kaminska |
G. Bois |
|
Harb, Adnan |
M.Sc.A. |
M. Sawan |
B. Haroun |
|
Harvey,
Jean-François |
M.Sc.A. |
M. Sawan |
|
|
Jeckeln, Ernesto |
M.Sc.A. |
F. Ghannouchi |
M. Sawan |
|
Kassem, Abdallah |
M.Sc.A. |
J.-L. Houle |
J. Davidson |
|
Kassem, Abdallah |
Ph.D. |
J.-L. Houle |
J. Davidson |
|
Khali, Hakim |
Ph.D. |
Y. Savaria |
J.-L. Houle |
|
Kochnari, Ahmad |
M.Sc.A. |
B. Kaminska |
|
|
Lavoie, Michel |
Ph.D. |
J.-L. Houle |
|
|
Lefebvre, Gilbert |
M.Sc.A. |
R. Maciejko |
|
|
Madani, Massoud |
M.Sc.A. |
M. Sawan |
|
|
Mallette, Sylvain |
M.Sc.A. |
M. Sawan |
|
|
Marche, David |
M.Sc.A. |
B. Kaminska |
|
|
Motto, Alexis |
Ph.D. |
R. Marceau |
|
|
Nekili, Mohamed |
Ph.D. |
Y. Savaria |
G. Bois |
|
Oudghiri, Houria |
Ph.D. |
B. Kaminska |
|
|
Ouici, Khalid |
M.Sc.A. |
M. Sawan |
|
|
Patenaude, Serge |
M.Sc.A. |
Y. Savaria |
|
|
Pera, Florin |
M.Sc.A. |
Y. Savaria |
G. Bois |
|
Petrican, Paul |
M. Sc.A. |
M. Sawan |
|
|
Provost, Benoit |
M.Sc.A. |
M. Sawan |
|
|
Rabel, Claude Eddy |
Ph.D. |
M. Sawan |
J. Davidson |
|
Rahal, Ali |
Ph.D. |
R. Bosisio |
M. Sawan |
|
Reid, Benoit |
Ph.D. |
R. Maciejko |
|
|
Ryel, Kim |
M.Sc.A. |
R. Maciejko |
|
|
Robin, Simon |
M.Sc.A. |
M. Sawan |
|
|
Saab, Khaled |
M.Sc.A. |
B. Kaminska |
F. Ghannouchi |
|
Shmaïtelly, Mahmoud |
Ph.D. |
M. Sawan |
|
|
Sokolowska, Ewa |
Ph.D. |
B. Kaminska |
|
|
Soufi, Mohamed |
Ph.D. |
Y. Savaria |
B. Kaminska |
|
Syllo, Iboun Tainiya |
Ph.D. |
B. Kaminska |
M. Slamani |
|
Vaillancourt, Pierre |
M.Sc.A. |
M. Sawan |
|
|
Villeneuve, Luc |
M. Ing. |
M. Sawan |
|
|
Wong, Tony |
Ph.D. |
J.L. Houle |
|
|
Xu, Hiaiqi |
M.Sc.A. |
M. Sawan |
|
|
Yuan, Peijian |
M.Sc.A. |
G. Bois |
Y. Savaria |
|
ÉTUDIANTS
RÉCEMMENT INSCRITS |
|||
|
Nom de l=étudiant |
Diplôme en cours |
Directeurs |
Co-directeurs |
|
Aghakhani, Mehrdad |
M.Sc.A. |
B. Kaminska |
|
|
Beauchamp-Parent, Alexandre |
M.Sc.A. |
M. Sawan |
|
|
Danesh, Houssein |
M.Sc.A. |
G. Bois |
|
|
Le-Hassan, Fadi |
M.Sc.A. |
M. Sawan |
|
|
Fayomi, Christian |
Ph. D. |
M. Sawan |
|
|
Goulet, Stéphen |
M.Sc.A. |
J.-L. Houle |
|
|
Guénette, Philippe |
M.Sc.A. |
J.-L. Houle |
|
|
Shaditalab, Manoucher |
M.Sc.A. |
M. Sawan |
G. Bois |
|
Syllo, I.T. |
Ph.D. |
B. Kaminska |
|
|
Valcourt, Guillaume |
M.Sc.A. |
J.-L. Houle |
|
Titres
des projets et diplômes en cours de chaque étudiant
Cette
section du document contient une liste de projets avec le nom des personnes
concernées. Par la suite, nous
fournissons plus de détails sur chacun des projets en insistant sur les
réalisations.
|
Nom
de l=étudiant - diplôme en cours - le titre de son projet |
||
|
ABDERRAHMAN, A. |
Ph.D. |
Test des circuits analogiques intégrés. |
|
ABOU-KHALIL, M. |
Ph.D. |
Modélisation du transport des porteurs de charge dans les dispositifs
photoniques et à puits quantiques par la méthode Monte-Carlo. |
|
ACHARD, É. |
M.Sc.A. |
Système de correction d=erreurs en temps réel dans le cas de la vision
3-D par ordinateur. |
|
ACHOUR, C. |
Ph.D. |
Architecture VLSI pour la compression d=images par ondelettes. |
|
AHMAD, G. |
Ph.D. |
Spécification à haut niveau, test structurel et fonctionnel avec
LIMSoft. |
|
ANTAKI, B. |
M.Sc.A. |
Étude du design pour la testabilité de circuits logiques haute
fréquence, les ECL (Emitter-Coupled-Logic). |
|
ARABI, K. |
Ph.D. |
Conception pour la fiabilité des systèmes biomédicaux implantables. |
|
ASSI, A. |
Ph.D. |
Étude et réalisation de circuits analogiques CMOS pour des
applications à haute vitesse. |
|
AYAD, A. |
M.Sc.A. |
Conception d=un circuit échantillonneur bloqueur à haute performance. |
|
AYARI, B. |
Ph.D. |
Génération de vecteurs de test pour les circuits combinatoires,
séquentiels et mixtes. |
|
BEAUDIN, S. |
M.Sc.A. |
La simulation de la stabilité transitoire, au moyen de processeurs
élémentaires, dans les réseaux de transport d=énergie. |
|
BELABBES, N.-E. |
Ph.D. |
Synthèse des circuits analogiques et mixtes. |
|
BÉLANGER, N. |
Ph.D. |
Outils et méthodes pour le traitement parallèle de calculs matriciels. |
|
BELHAOUANE, A. |
Ph.D. |
Modélisation d=un échantillonneur rapide et reconstitution d=un signal
à partir d=un nombre fini d=intervalle. |
|
BEN HAMINDA, N. |
Ph.D. |
Test des circuits analogiques et mixtes. |
|
BEN SALEM, B. |
Ph.D. |
Modélisation du mismatch dans les circuits analogiques. |
|
BOHSINA, D. |
M.Ing. |
Contrôleur flexible commandé par ordinateur pour un implant urinaire
multi-canal. |
|
BOUBEZARI, S. |
Ph.D. |
Analyse de testabilité et insertion de points test au niveau de
registres. |
|
BOURRET, S.. |
M.Sc.A. |
Stimulateur neuromusculaire implantable pour les muscles des membres
supérieurs. |
|
BOYOGUENO BENDÉ, A. |
Ph.D. |
Conception et réalisation intégrée des portes optiques pour le
traitement en parallèle du signal optique en technologie GaAs. |
|
CANTIN, M.-A. |
M.Sc.A. |
Mise en oeuvre d=un réseau de neurones artificiels basé sur
l=algorithme Fuzzy ART. |
|
CANTIN, P.-L. |
M.Sc.A. |
Interfaces universelles pour capteurs. |
|
CHABINI, N.-E. |
M.Sc.A. |
Optimisation des boucles sur les architectures VLIW. |
|
CHEN, J. |
Ph.D. |
Modélisation et analyse d=un semi-conducteur laser DFB couplé par
gain. |
|
CONTANDRIOPOULOS, N |
M.Sc.A. |
Partitionnement logiciel/logiciel automatique sur des architectures
parallèles hétérogènes. |
|
CORNILESCU, D. |
M.Sc.A. |
Convertisseur analogique-numérique basé sur une cellule de 2 bits en
mode courant. |
|
DJEMOUAI, A. |
Ph.D. |
Interface transcutanée bidirectionnelle dédiée aux implants
neuromusculaires. |
|
EHSANIAN-MOFRAD, M. |
Ph.D. |
Convertisseur analogique-numérique de type intervalle à haute
résolution et à grande vitesse. |
|
FARES, M. |
Ph.D. |
Conception de circuits CMOS mixtes très rapides destinés aux systèmes
de communication. |
|
FORTIN, G. |
M.Sc.A. |
Conception d=un circuit en AsGa pour la transmission de données par
fibre optique. |
|
GADIRI, A. |
Ph.D. |
Conception d'une interface CMOS très rapide pour la transmission
sérielle de données. |
|
GAGNON, M. |
M. Sc.A. |
Conception d=un récepteur optique en CMOS. |
|
GAGNON, Y. |
M.Sc.A. |
Restructuration par faisceau laser sur des circuits intégrés VLSI. |
|
GRANGER, É |
M.Sc.A. |
Algorithmes de catégorisation pour la mise en oeuvre d=un réseau de
neurones Fuzzy ART hiérarchique. |
|
GUÉNETTE, J. |
M. Sc.A. |
Méthode de multi-partitionnement de circuits VLSI. |
|
HADDAD, M.T. |
M.Sc.A. |
Réalisation mixte logicielle/matérielle d=un protocole de
communication pour réseaux locaux. |
|
HARB, A. |
M.Sc.A. |
Détection des activités neuronales vésicales et leur utilisation pour
récupérer la fonction de la rétention. |
|
HARVEY, J.-F., |
M.Sc.A. |
Acquisition et traitement d=images dédiées à un implant visuel. |
|
JECKELN, E. |
M.Sc.A. |
Technique de linéarisation numérique des amplificateurs de puissance. |
|
KASSEM A. |
M.Sc.A. |
Compression d=images par la transformée en cosinus discrète (TCD). |
|
KHALI, H. |
Ph.D. |
Algorithmes et architectures spécialisées pour la correction
d'artefacts dans un système de mesure optique. |
|
KOCHNARI, A. |
M.Sc.A. |
Test de courant de repos (IDDQ) basé sur l=analyse de
testabilité et sur l=insertion des points de test pour les circuits
séquentiels. |
|
LAVOIE, M. |
Ph.D. |
Calculs de stabilité de réseaux en temps réel pour architectures de
processeurs parallèles. |
|
LEFEBVRE, G. |
M.Sc.A. |
Réalisation et caractérisation de contact ohmique pour composants
optoélectroniques sur InP. |
|
MADANI, M. |
M.Sc.A. |
Nouvel implant d gestion du fonctionnement de la vessie. |
|
MALLETTE, S. |
M.Sc.A. |
Conception, réalisation et expérimentation in vivo d=un générateur
d=impulsions multicanal dédié à la stimulation du cortex moteur. |
|
MARCHE, D. |
M.Sc.A. |
Outil automatique de génération de vecteurs de test pour les circuits
analogiques. |
|
NEKILI M. |
Ph.D. |
Impact des variations du procédé de fabrication sur les systèmes intégrés synchrones. |
|
OUDGHIRI, H. |
Ph.D. |
Partitionnement matériel/logiciel pour la cosynthèse au niveau
système. |
|
OUICI, K., |
M.Sc.A. |
Conception et réalisation d=un amplificateur opérationnel
tension-tension de haute performance (faible-tension d=alimentation,
faible-puissance et gain élevé). |
|
PATENAUDE, S. |
B. Sc. |
Modélisation et simulation de pannes non conventionnelles des circuits
ECL utilisés dans des systèmes numériques haute-fréquence. |
|
PERA, F. |
M.Sc.A. |
Méthodes de routage et modélisation pour circuits intégrés rapides. |
|
PETRICAN, P. |
M. Sc.A. |
Réalisation d=un détecteur ultrasonique miniaturisé dédié à l=évaluation du volume urinaire
chez les enfants énurésiques. |
|
PROVOST, B. |
M.Sc.A. |
Conception d=un circuit mixte implantable dédié à la mesure du volume
vésical. |
|
RABEL, C.-E. |
Ph.D. |
Réalisation d=un FPMA (Field Programmable Mixed-Digital-Analog Array). |
|
RAHAL, A. |
Ph.D. |
Étude et conception de sources de fréquence intégrée en ondes
millimétriques. |
|
RAYAPATI, V |
Ph.D.. |
Modélisation et analyse de la performance des mégapuces RAM statiques
CMOS et BiCMOS. |
|
REIB, B. |
Ph.D. |
Étude de la dynamique ultra-rapide des porteurs dans les nanostructures. |
|
ROBIN, S. |
M.Sc.A. |
Développement de stimulateurs neuromusculaires implantables. |
|
RYEL, K., |
M.Sc.A. |
Cristaux photoniques bidimensionnels. |
|
SAAB, K. |
M.Sc.A. |
Outil automatique de génération de vecteurs de test pour les circuits
analogiques. |
|
SHMAÎTELLY, M. |
Ph.D. |
Convertisseurs analogique-numérique rapides à haute résolution et à
faible consommation de puissance. |
|
SOKOLOWSKA, E. |
Ph.D. |
Conception et testabilité des architectures rapides. |
|
SOUFI, M. |
Ph.D. |
Caractérisation et amélioration de l=acceptabilité séquentielle
pseudo-aléatoire des circuits VLSI. |
|
VAILLANCOURT, P. |
M.Sc.A. |
Développement et réalisation d=un lien de communication et
d=alimentation RF destiné à un implant cérébral. |
|
VILLENEUVE, L. |
M. Ing. |
Lien à fréquence radio pour implants électroniques. |
|
WONG, T. |
Ph.D. |
La répartition automatique des tâches dans la simulation des réseaux
électriques en temps réel. |
|
XU, H. |
M.Sc.A. |
Conception à verrouillage de phase (PLL) à très haute fréquence. |
|
YUAN, P. |
M.Sc.A. |
La reconnaissance de patron (pattern matching) avec le système PULSE. |
Description
détaillée des projets d=étudiants
ABDERRAHMAN,
Abdessatar DIPLÔME: Ph.D.
TITRE:
Test
des circuits analogiques intégrés.
RÉSUMÉ:
Le
test des circuits analogiques intégrés est un problème difficile et
coûteux. On se propose d=élaborer une
méthode permettant de générer un test de qualité maximale.
PROBLÉMATIQUE:
Le
test des circuits analogiques intégrés est un problème difficile. Cette difficulté émane de la complexité
naturelle de ces circuits impliquant un spectre continu de défauts. Cela est dû à la variation continue dans le
temps des quantités physiques qui caractérisent ces circuits. D=autres sources sont également à l=origine
de cette difficulté, parmi lesquelles la tolérance sur les composants. Il faut aussi mentionner le manque
d=accessibilité aux noeuds internes du circuit et l=inexistence de modèle de
défaut par opposition aux circuits numériques (modèle collé à 1 ou à 0, collé
ouvert, défaut de délai, etc...).
MÉTHODOLOGIE:
Pour
assurer une couverture maximale des pannes individuelles, il faut déterminer
pour chaque composant la plus petite (resp. la plus grande) déviation positive
(resp. négative) détectable. Ceci doit
être accompli en tenant compte de l=effet maximal de masquage dû à la tolérance
des composants. Pour atteindre ce but,
le problème a été formulé comme un problème d=optimisation.
RÉSULTATS:
Mise
en oeuvre d=un algorithme qui génère un ensemble de tests de qualité maximale
pour tester des circuits analogiques.
La méthode a été validée par des simulations Hspice utilisant la méthode
de Monte Carlo pour la génération aléatoire des paramètres illustrant ainsi les
effets du procédé de fabrication.
La
première partie de ce travail a été publiée sous le titre: AEffective Test
Generation for Analog Circuits@, dans Workshop on Mixed Signal Design and Test,
Grenoble 1995. La totalité du travail a
été acceptée.
ABOU
KHALI, Michel DIPLÔME: Ph.D.
TITRE:
Modélisation
du transport des porteurs de charge dans les dispositifs photoniques et à puits
quantiques par la méthode Monte-Carlo.
RÉSUMÉ:
Le
projet consiste à développer et valider un modèle numérique pour la simulation
du transport des porteurs de charge. Le
programme porte sur la simulation des dispositifs réels et sur le traitement
animé des résultats numériques. Le
modèle englobe entre autre les effets quantiques sur les hétérojonctions par un
calcul autoconsistant.
PROBLÉMATIQUE:
La
simulation du transport des porteurs de charge nécessite la connaissance des
distributions moyennes de l=état énergétique des porteurs dans le temps ainsi
que dans l=espace de phase. La
distribution de vitesse, l=occupation des bandes d=énergie et la densité de
porteurs sont des exemples de quantités physiques importantes à analyser par le
modèle. De plus, puisque la
distribution des porteurs modifie le potentiel effectif et le champ électrique
dans le dispositif, il est donc nécessaire de suivre simultanément cette
variation.
MÉTHODOLOGIE:
La
méthode utilisée pour modéliser le transport inclut l=étude de la dynamique des
porteurs, leur interaction avec le réseau cristallographiques ainsi que leur
interaction avec d=autres porteurs. Les
porteurs sont considérés comme particules classiques: leur dynamique est
dominée par l=influence des forces extérieures, qui modifient leur énergie et
leur parcours. D=autre part, les
interactions physiques sont connues sous forme de différents types de diffusion
et sont exprimées par un taux et une probabilité déterminés en fonction de
l=énergie. L=application de cette
méthode dans des dispositifs réels exige une considération détaillée de la
déformation des bandes, des niveaux d=énergie
quantifiés, de leurs fonctions d=onde correspondantes ainsi que de la distribution
des porteurs dans chaque niveau. Cela
est réalisé par le calcul auto-consistant de la méthode Monte-Carlo, de la
solution de l=équation de Poisson et de la solution de l=équation de
Schrödinger, ce qui forme un ensemble connu sous le nom AEnsemble de
Monte-Carlo.
RÉSULTATS:
Un
modèle unipolaire a été réalisé et la vitesse de dérive des électrons dans le
GaAs, l=InP et l=AllnAs purs a été calculée.
Les résultats sont en bon accord avec d=autres calculs numérique et des
mesures expérimentales. L=application
de la méthode à la simulation d=un transistor à haute mobilité (HEMT), d=un
varactor à barrière quantique (QBV) et du temps de capture dans des puits
quantiques a été faite. On a pu tirer
la courbe caractéristique courant/voltage du transistor (la courbe I/V) à
l=état stationnaire. Dans le cas du
varactor, la capacité de la zone d=appauvrissement a été déduite en fonction du
voltage appliqué. On a fait la comparaison
du caractère oscillatoire du temps de capture calculé en fonction de la largeur
du puits avec autres méthodes numériques.
Les oscillations obtenues sont en bon accord avec les résultats
publiés. Une application directe du
schéma proposé a permis la publication du calcul de temps de capture dans une
structure GRINSCH (GRaded-Index Separate-Confinement Heterostructure) pour les
diodes lasers.
ACHARD,
Éric DIPLÔME : M.Sc.A.
TITRE:
Système
de correction d'erreurs en temps réel dans le cas de la vision 3-D par
ordinateur.
RÉSUMÉ:
La vision par ordinateur constitue un domaine
d'application de haute performance principalement dans le cas d'applications
temps-réel telles que la robotique.
Dans le cas de systèmes optiques, une attention toute particulière est donnée à l=exactitude et à la précision
des données mesurées en prévision des traitements ultérieurs. Le projet consiste à concevoir un système
qui permet d'effectuer la correction d'erreurs à des débits de données de un
million de points 3-D par seconde.
PROBLÉMATIQUE:
Dans un système optique de mesure laser, les caractéristiques
physiques et géométriques des objets à étudier peuvent influencer grandement
l=exactitude des mesures. Lorsque les
surfaces à analyser sont uniformes, le signal capté au niveau du détecteur
optique est de type gaussien.
Cependant, une variation de réflectance ou de profondeur peut entraîner
une déformation du spot laser engendrant ainsi une erreur de mesure. Le but du projet est de concevoir un circuit
intégré qui corrige cette erreur en temps réel.
MÉTHODOLOGIE:
1. Identification
des goulots d'étranglement de l=algorithme;
2. Optimisation
de ces parties de l=algorithme;
3. Recherche
d'architectures pour l=implantation de l=algorithme;
4. Implantation
de certaines de ces architectures;
5 Détermination
de celles qui obtiennent le meilleur rapport performances-coût.
RÉSULTATS:
Une étude approfondie de l=algorithme a démontrée que
son implantation dans un circuit intégré serait difficilement réalisable. Une
implantation du système basée sur trois DSP ainsi qu'un générateur d'adresses
couple avec des tables de références a donc été réalisée et simulée. Une deuxième version est présentement en
voie d'implantation sur un seul DSP TMS320C40 de Texas Instrument.
ACHOUR
Chokri DIPLÔME : Ph.D.
TITRE:
Architecture VLSI pour la compression d'images par
ondelettes.
RÉSUMÉ:
La compression d'images par ondelettes (CIO) est un
outil puissant pour plusieurs applications où la compression par transformée en
cosinus discrète (TCD) est limitée. Par
l=utilisation d'une architecture VLSI, l=algorithme de compression d'images par
ondelettes peut être mis en oeuvre en un circuit ASIC plus facilement que ceux
utilisés par la transformée en cosinus discrète.
PROBLÉMATIQUE:
Dans le domaine de compression d'images numériques en
temps réel, on utilise généralement la transformée en cosinus discrète
(TCD). Cependant cette méthode présente
certains inconvénients. D'une part,
elle requiert un certain nombre d'opérations mathématiques de l=ordre de n2
multiplications. D'autre part, elle a
besoin d'un volume de mémoire assez grand.
Une représentation qui tient compte de ces limites est celle de la
compression d'images par ondelettes (CIO).
Cette dernière offre plusieurs avantages; un ratio élevé de compression,
une excellente qualité d'image et une méthode de décompression progressive.
MÉTHODOLOGIE:
Les processeurs de traitement de signal "digital
signal processors" (DSP) sont conçus autour d'architectures d'utilisation
généralisée et ne sont pas optimisées pour un algorithme en particulier tel que
la CIO. La conception d'une
architecture VLSI spécialisée pour la CIO (avec une option d'une solution en
codesign) permet de rendre parallèle autant que possible les calculs de
l=algorithme, afin d'augmenter la vitesse de traitement.
RÉSULTATS:
Aucun résultat n'est disponible pour l=instant.
AHMAD,
Galaly DIPLÔME : Ph.D.
TITRE:
Spécification à haut niveau, test structurel et
fonctionnel avec LIMSoft.
RÉSUMÉ:
LIMSoft est un outil automatique pour le test de
circuits analogiques. Il offre la possibilité de calculer la sensibilité dans
le but de réaliser des circuits résistants aux défauts et permet de générer les
vecteurs de test. L'analyse peut se
faire dans les domaines fréquentiel, temporel et DC.
LIMSoft utilise la sensibilité de tension ou courant à
la sortie d'un circuit dans le but de trouver la déviation des composants du
circuit qui le forcerait à déborder son intervalle de tolérance.
PROBLÉMATIQUE:
Bien qu'il soit possible d'utiliser la sensibilité de
la tension ou courant de sortie du circuit pour déterminer les déviations
permises des composants, il est plus pratique de vérifier directement les
paramètres fonctionnels (Gain, Offset,...) du circuit par rapport aux
déviations des composants.
Pour couvrir tous les circuits analogiques, il est
désirable de trouver l=ensemble minimum des paramètres qui garantissent une
bonne couverture du circuit sous test pour chaque catégorie de circuits.
MÉTHODOLOGIE:
En utilisant différentes classes de circuits (Amp.OP,
PLL, DAC,...) nous essaierons de trouver les relations entre les paramètres des
circuits et leurs structures.
Nous essaierons d'utiliser chaque circuit sans
modification si possible. Si la
sensibilité de quelques paramètres ne peut être obtenue directement, nous
essaierons de développer une interface entre le circuit et LIMSoft qui pourrait
convertir ces paramètres en courant ou tension pour laquelle la sensibilité est
facile à obtenir avec l=outil.
RÉSULTATS:
Nous avons commencé par 1'étude des paramètres d'un
amplificateur opérationnel. On a obtenu
des relations entre la plupart de ses paramètres et la tension ou le courant à
la sortie. Maintenant on essaie
d'appliquer ces équations pour évaluer la validité de cette approche.
ANTAKI,
Bernard DIPLÔME: M.Sc.A.
TITRE:
Étude du design pour la testabilité de circuits
logiques haute fréquence, les ECL (Emitter-Coupled-Logic)
RÉSUMÉ:
La première étape consiste à caractériser les circuits
haute fréquence pour en identifier les pannes possibles ainsi que le poids de
chacune des pannes sur les circuits. En
seconds étape, il nous faudra trouver des méthodes intégrées de détection des
pannes pour obtenir une bonne couverture tout en évitant la surconsommation de
surface d'une puce. Finalement, nous
devrons proposer des adaptations à une bibliothèque de cellules standards
implémentant la testabilité des circuits étudiés.
PROBLÉMATIQUE:
Bien que les circuits ECL soient connus depuis
longtemps, l=intérêt de les utiliser dans les circuits LSI ou VLSI est survenu
plus récemment. En effet, les courants
de polarisation consommés dans chaque cellule conduisent à une consommation de
puissance considérable. Toutefois, avec
la miniaturisation des transistors, il devient possible de s'en servir avec une
consommation acceptable compte tenu des très grandes vitesses d=opération (fréquences au-delà du GHz) à notre
portée. Néanmoins, les techniques de
test n'ont pas encore été développées pour cette technologie. Quelques auteurs ont tenté d'appliquer des
méthodes couramment utilisées en CMOS, mais se sont vite rendu compte que bien
d'autres pannes peuvent se glisser dans les circuits ECL réalisés avec des
transistors bipolaires.
MÉTHODOLOGIE:
En se basant sur les problèmes rencontrés par certains
auteurs dans le test de circuits ECL, nous développerons des outils de
caractérisation à partir des circuits extraits des dessins de masques avec
l=outil CADENCE et ensuite simulés dans HSPICE.
RÉSULTATS:
La recherche bibliographique est en cours et un
ensemble de pannes communes a été assemblé.
Des outils de
caractérisation de pannes sont en développement.
Adaptation des éléments proposés pour une technologie
commerciale.
ARABI,
Karim DIPLÔME: Ph.D.
TITRE:
Conception pour la fiabilité des systèmes biomédicaux
implantables.
RÉSUMÉ:
Le but de cette thèse est d'établir une approche
globale permettant de vérifier l=état des systèmes implantables et celui du
patient via un lien de télémétrie. Les
techniques efficaces pour la conception des prothèses implantables
télétestables et fiables seront donc développées. La même approche doit assurer la biotélémétrie des paramètres
biologiques et cliniques. Les
informations récupérées permettront, entre autres, la localisation des pannes
des circuits électroniques et des électrodes, la calibration des convertisseurs
numériques/analogiques, la surveillance de la batterie et la mesure des
paramètres cliniques.
PROBLÉMATIQUE:
Suivant le développement initial du stimulateur
cardiaque (pacemaker), il y a 35 ans, plusieurs systèmes implantables ont été
mis au point pour traiter différentes anomalies. Aujourd'hui, une grande variété de systèmes implantables
commercialisés aident à améliorer l=état de santé de nombreux patients, et
ainsi qu'à sauver plusieurs vies.
Citons par exemple le stimulateur cardiaque, les prothèses cochléaires,
les prothèses respiratoires, les stimulateurs de muscles paralysés, les
stimulateurs pour contrôler la douleur, les systèmes implantables pour injecter
des médicaments etc. La plupart des
systèmes implantables existants ne sont pas testables une fois implantés, ce
qui diminue leur fiabilité. De plus,
les techniques de télémétrie qui servent à vérifier l=état du patient sont
complexes et requièrent une grande surface de silicium. Alors, la nécessité de mettre au point une
méthode simple et pratique pour vérifier 1'état du patient et celui du système
implantable est évidente.
MÉTHODOLOGIE:
Afin d'améliorer la fiabilité des systèmes
implantables en utilisant la télémétrie, nous procédons de la manière suivante:
1. Étudier
les systèmes en général en vue de les appliquer aux systèmes biomédicaux
implantables.
2. Développer
des méthodes efficaces et simples pour le test intégré des circuits mixtes et
spécifiquement des circuits implantables.
3. Développer
une technique de télémétrie afin de surveiller l=état du patient et du système
implanté.
4. Définir un
nouveau protocole de communication bidirectionnelle et fiable qui assure la
transmission de données entre le médecin et l=implant.
L'intégration des circuits électroniques sera basée
sur la technologie CMOS ou BiCMOS.
RÉSULTATS:
Nous avons établi une méthode permettant de vérifier
l=état du patient, celui de l=implant et de ses électrodes. Les résultats préliminaires sont très
encourageants. Des approches efficaces
pour prévenir des pannes dans les circuits électroniques implantables ont été
aussi développées.
ASSI,
Ali Diplôme: Ph.D.
TITRE:
Étude et réalisation de circuits analogiques CMOS pour
des applications à haute vitesse.
RÉSUMÉ:
La première étape de notre projet traite d'un nouveau
circuit de transconductance fonctionnant à très haute fréquence et ajustable
via des tensions de référence appropriées.
Ensuite, lors d=une seconde étape,
nous nous servons de ce circuit de transconductance pour concevoir et
réaliser des circuits d'amplification et de filtrage fonctionnant à très haute
fréquence (supérieure à une centaine de MHz).
PROBLÉMATIQUE:
Les transconductances CMOS sont devenues très
populaires dans la conception des systèmes VLSI analogiques (filtres
analogiques). La réalisation des
filtres haute vitesse (>IOOMHz) a toujours été limitée par la méthodologie
utilisée. La fréquence des filtres à
condensateurs commutés est limitée par la fréquence de l=horloge qu'on peut
utiliser et par d'autres prob1émes liés aux amplificateurs opérationnels et aux
commutateurs MOS utilisés. Dans ce travail, nous avons adopté la
méthodologie Gm-C basée uniquement sur des circuits de transconductances et des
condensateurs. Donc, nous avons réduit
les problèmes du filtre à un seul, qui est celui du circuit de
transconductance.
MÉTHODOLOGIE:
En se basant sur un élément de transconductance
traditionnel, et à l=aide de l=outil Analog Artist de Cadence, plusieurs
versions de cet é1ément ont été simulées pour améliorer sa réponse en fréquence
avec une linéarité acceptable.
Plusieurs applications font l=objet de nos travaux, à
titre d=exemple des filtres à bande-passante très élevée, un détecteur et
correcteur de décalage dans les ampli.op. en mode courant, etc.
RÉSULTATS:
Un é1ément de transconductance simple (six transistors
MOS), ajustable et qui peut fonctionner à de très hautes fréquences (> I
GHz) en technologie CMOS standard, a été simulé avec Analog Artist.
Réalisation physique de cet élément ("Chip")
et comparaison de ses performances avec les résultats de simulation.
Conception d'un amplificateur courant-courant et d'un
filtre passe-bande rapides en utilisant cet élément.
AYAD,
AHMED DIPLÔME: M.Sc.A.
TITRE:
Conception d'un circuit échantillonneur-bloqueur à
haute performance.
RÉSUMÉ:
Le projet consiste à étudier les applications
générales et les différentes architectures des circuits échantillonneurs
bloqueurs. Ce type de circuits est très
utile pour les systèmes de communication et en particulier pour les
convertisseurs analogiques-numériques
PROBLÉMATIQUE:
La prolifération du traitement de signal a entraîné un
besoin grandissant de convertisseurs analogiques-numériques. Simultanément, 1'échantillonneur-bloqueur a
aussi reçu de plus en plus d'attention.
Ce circuit précède les convertisseurs analogiques-numériques pour
réduire la distorsion due à la capacité non linéaire de la jonction et aux
erreurs résultants de l=horloge et de la variation du délai de propagation du
signal d'entrée. lls sont souvent utilisés à l=entrée des convertisseurs
analogiques-numériques pour convertir l=information analogique en une tension
constante sur un intervalle de temps de déclenchement.
MÉTHODOLOGIE:
Les échantillonneurs-bloqueurs permettent l=interface
entre le monde analogique et les systèmes de traitement de signaux et ils
doivent donc atteindre une précision et une vitesse compatibles avec les
performances globales. Les
échantillonneurs-bloqueurs monolithiques ont été conçus pour opérer à une
fréquence d'échantillonnage supérieure à 100 MHz, en utilisant la technologie
bipolaire ou BiCMOS, mais la fréquence d'échantillonnage atteinte en CMOS n'a
pas dépassé 50 MHz. Aujourd'hui, la
majeure partie de la production des semiconducteurs se fait en CMOS. L'un des buts de ce projet est donc de
concevoir un échantillonneur-bloqueur plus rapide en CMOS.
RÉSULTATS:
Quelques expériences basées sur des simulations ont
déjà été effectuées. Les résultats
préliminaires qui ont été obtenus, concernant les parties séparées du circuit,
sont très encourageants.
AYARI,
BÉCHIR DIPLÔME:
Ph.D.
TITRE:
Génération de vecteurs de test pour les circuits
combinatoires, séquentiels et mixtes.
RÉSUMÉ:
L'objectif est le développement de nouvelles méthodes
de test pour les circuits combinatoires, séquentiels et
mixtes en adoptant des approches algébriques basées
sur les diagrammes de décisions binaires (BDD).
PROBLÉMATIQUE:
Différentes techniques ont été proposées pour
différents types de circuits. Pour les
circuits digitaux, le test peut être obtenu en adoptant une méthode basée sur
le "branch-and-bound" ou une méthode algébrique. Le test des circuits mixtes est plus
compliqué à obtenir que pour un circuit purement digital ou un circuit purement
analogique. La plupart des méthodes
décrites dans la littérature modifient le circuit pour le rendre facilement
testable.
MÉTHODOLOGIE:
Les méthodes de génération de vecteurs de test que
nous avons proposées sont toutes basées sur la manipulation de fonctions
logiques en utilisant les BDD. Elles
sont basées aussi sur le modèle de défauts collée-à (stuck-at). En adoptant une approche algébrique, on peut
facilement prendre en considération les conditions imposées par chacun des
blocs d'un circuit mixte durant la génération de vecteurs de test. Quant à la génération de vecteurs de test
pour un circuit séquentiel, nous utiliserons son modèle itératif. Pour accé1érer la génération de vecteurs de test,
nous avons proposé une méthode hiérarchique basée sur la décomposition et la
notion de "supergates".
RÉSULTATS:
Nous avons réussi à développer des méthodes de
génération de vecteurs de test efficaces et rapides pour des circuits
combinatoires, séquentiels et mixtes.
Toutes les méthodes que nous avons proposées sont basées sur la
manipulation de fonctions logiques en utilisant les BDD et le modèle de défauts
collée-à (stuck-at) pour les circuits digitaux.
BEAUDIN,
Sylvain DIPLÔME: M.Sc.A.
Titre:
La simulation de la stabilité transitoire, au moyen de
processeurs élémentaires, dans les réseaux de transport d'énergie.
RÉSUMÉ:
L'objet de la présente recherche consistes à appliquer
un nouvel algorithme existant, exploitant le parallélisme pour la simulation
des réseaux de transport d'énergie, sur la machine PULSE doté de multiples
processeurs élémentaires, et à en valider le concept. En particulier, on vise la réalisation d'un prototype de
simulateur rapide qui pourrait évidemment conduire à une technologie de
commande de processus en temps réel. De
plus, une méthodologie sera élaborée pour l=application de réseaux parallèles
sur la machine PULSE.
PROBLÉMATIQUE:
A cause de considérations économiques et
environnementales, ainsi que de nouvelles opportunités de vente et d'achat
d'électricité dans un marché de plus en plus dérèglementé, il devient
nécessaire pour l=industrie du transport d'énergie d'optimiser les capacités de
transits. Présentement, la
détermination des limites de transits se fait généralement en temps différé,
avec comme seul exercice d'assurer la gestion de l=exploitation et de la
planification, et ce principalement à cause des limitations des calculateurs
numériques actuels. Alors, la nécessité
d'augmenter les transits de puissance sur les corridors obligent aujourd'hui
les compagnies d'électricité à avoir recours à des stratégies d'exploitation de
plus en plus complexes. Il est donc devenu important d'introduire la
détermination de ces capacités de transit dans I'environnement des centres de
commande des réseaux. De plus, le
développement d'une technologie de simulation beaucoup plus rapide que la
réalité pourrait évidemment conduire à une technologie de commande de processus
en temps réel.
MÉTHODOLOGIE:
1. Analyse
des besoins: étude de I'algorithme proposé et identification des parties
critiques à la performance du système (profilage).
2. Implémentation
sur la carte BLAZER (modèle MIMD): validation du modèle proposé et en
particulier la communication sur une application distribuée, au moyen d'un
réseau simple de transport d'énergie à 9 barres.
3. Implémentation
sur la machine PULSE (modèle SIMD): validation du modèle proposé sur le
simulateur avec le réseau de transport d'énergie à 9 barres.
4. Adaptation
et intégration sur les prototypes PULSE (prototype 1 à 3): validation réelle
avec le réseau de transport d'énergie à 9 barres, en fonction du nombre de
processeurs élémentaires disponibles sur les prototypes.
5 . Analyse de
performance et optimisation: comparaisons de performances entre les modèles
SISD, MIMD, et SIMD.
6. Proposition
d'une méthode d'applications sur PULSE pour les réseaux parallèles:
généralisation du modèle SIMD.
RÉSULTATS:
Aucun résultat disponible à ce jour.
BELABBES
Nacer-Eddine DIPLÔME: Ph.D.
TITRE:
Synthèse des circuits analogiques et mixtes.
RÉSUMÉ:
La conception de circuits analogiques nécessite une
connaissance du comportement de bas niveau qui nécessite un grand nombre de
simulations pour atteindre les spécifications désirées. Mon objectif est d'automatiser cette phase
en réduisant de façon significative le nombre de simulations. Les méthodes utilisées seront basées sur le
concept de sensibilité.
PROBLÉMATIQUE:
Le développement technologique en microélectronique
permet la réalisation de circuits de grande complexité. Par conséquent dans le but de réduire le
temps de design, il est nécessaire d'automatiser la phase de conception des
circuits VLSI. Cette automatisation est
facile à implémenter dans le cas des circuits digitaux, car l=effort de design
est essentiellement concentré à haut niveau.
Par contre, pour les circuits analogiques, il est nécessaire de
connaître le comportement de bas niveau, c'est-à-dire de connaître les modèles
comportementaux du circuit au niveau composants (résistance, transistors,
etc.). Dans notre cas, nous voulons
développer des méthodes qui permettent d'améliorer les performances de certains
paramètres dégradés lors d'interconnexion des blocs fonctionnels. Ceci aide le concepteur à minimiser le
nombre de simulations pour atteindre son objectif.
MÉTHODOLOGIE:
Les méthodes seront basées sur le concept de
sensibilité. L'amélioration de
paramètre dégradé s'effectue par l=insertion d'éléments passifs dans le
circuit. Une analyse détaillée de la
sensibilité des paramètres décrivant l=objectif du circuit permet de choisir
les éléments et les noeuds où ces éléments seront insérés. Cette analyse est basée sur l=amélioration
de certaines performances dégradées tout en gardant les autres performances à
un niveau acceptable.
RÉSULTATS:
1. Réalisation
d'un nouveau prototype de commutateur qui utilise la technologie AsGa de
0.6 microns de TQS. Cette technologie donne de meilleures
performances (consommation de puissance, Ron, moins de parasites,
moins de hardware et moins de coût).
2. Étude et
simulation détaillées de toutes les structures possibles d'un commutateur en
technologie CMOS afin d'améliorer les performances suivantes: bande passante,
résistance Ron, isolation ("Feedthrough"), Effet
"crosstalk@, délai de propagation et ΔRon.
3. Réalisation
et soumission à TQS 3 de prototypes
complets (logique et matrice de commutateurs de 8 x 8) en AsGa 1 micron. Les 2 prototypes soumis sont réalisés avec
notre logique pour une structure à basse tension (-3.3 à + 3.3 volts) et à haute tension (-5 à 5 volts) et le
dernier prototype est réalisé avec la technologie de TQS.
4. Réalisation
et soumission à Mitel de 3 prototypes de commutateur 12 x 12 (Ron =
20, 35 et 90 Ohms) avec la technologie Mitel 1.2u double métal. Chaque prototype est conçu et optimisé au
niveau système et ceci justifie les différents Ron.
BÉLANGER,
Normand DIPLÔME: Ph.D.
TITRE:
Outils et méthodes pour le traitement parallèles de
calculs matriciels.
RÉSUMÉ:
Développer des outils permettant de paralléliser
automatiquement des applications qui traitent des tableaux.
PROBLÉMATIQUE:
Les travaux de ce domaine se limitent essentiellement
à paralléliser du code-source écrit sous forme de boucles imbriquées. Dans le but de faire mieux et d'éviter de
faire du "reverse engineering" sur le code-source, je me concentre
sur du code écrit à l=aide d'opérateurs sur des tableaux.
L'utilisation d'opérateurs sur des tableaux permet de
rendre le code-source plus compact et plus lisible et il permet de décrire ce
que l=on veut faire plutôt que comment on veut le faire ce qui laisse plus de flexibilité
au compilateur pour générer du code performant (en particulier face à la
parallélisation).
MÉTHODOLOGIE:
Le langage HPF permet de décrire le partitionnement à
l=aide de directives. Cependant,
lorsque l=application est complexe, il est difficile de trouver quel
partitionnement est le meilleur. On
vise à créer un outil permettant de générer automatiquement les directives de
partitionnement.
Une fois cet outil opérationnel, on vise à généraliser
l=outil pour effectuer des partitionnements selon un modèle plus général que
celui du HPF.
RÉSULTATS:
L=outil est complet et fonctionnel. Il reste à le tester pour quantifier la
qualité de l=algorithme utilisé.
BELHAOUANE,
ADEL DIPLÔME: Ph.D.
TITRE:
Modélisation d'un échantillonneur rapide et
reconstitution d'un signal à partir d'un nombre fini d'intervalles.
RÉSUMÉ:
Cette recherche porte principalement sur une classe
particulière d'échantillonneurs entrelacés que l=on nomme échantillonneurs
parallèles. Il s'agit de trouver une méthode de reconstitution qui minimise
l=erreur introduite par la non-uniformité ainsi que celle introduite par le
nombre fini d'échantillons décrivant le signal. Pour arriver à reconstruire précisément les signaux capturés par
un échantillonneur parallèle, il est aussi nécessaire de modéliser et de
corriger les imperfections des échantillonneurs bloqueurs qu'il comporte.
PROBLÉMATIQUE:
La reconstitution d'un signal à partir de ses
échantillons est un problème classique en théorie du signal. Les échantillonneurs rapides sont souvent
réalisés à partir d'un décalage, dans le temps, de plusieurs échantillonneurs à
vitesse moyenne. Cette technique,
connue sous le nom d'échantillonnage entrelacé, augmente considérablement la vitesse,
par contre elle introduit une erreur significative dans les instants
d'échantillonnage. De plus, on dispose
souvent d'un nombre fini d'échantillons.
Par conséquent, on est souvent confronté au problème de la reconstitution
d'un signal à partir d'un nombre fini d'échantillons non-uniformes.
Un ensemble de difficultés prévisibles découlent du
caractère aléatoire et des interactions entre les divers mécanismes qui
introduisent des erreurs et des distorsions.
Ce travail cherche à reconstruire des signaux fortement corrompus
obtenus de technologies de points poussées à leurs limites. De plus, les algorithmes de reconstitution à
développer opèrent souvent près des limites fondamentales prédites par la
théorie du traitement des signaux.
MÉTHODOLOGIE:
Ce travail de recherche comprendra les points
suivants:
1. Recherche
bibliographique pour estimer l=état actuel des recherches et nous positionner
par rapport à d'autres résultats de travaux de recherche.
2. Développement
d'un algorithme de reconstitution d'un signal à partir de ses échantillons.
3. Compensation
d'une erreur d'échantillonnage déterministe et prévisible.
4. Compensation
d'une erreur d'échantillonnage aléatoire et prévisible.
5. Modélisation
de la non-linéarité d'un échantillonneur bloqueur rapide par une famille de
fonctions de transfert.
6. Tirer
avantage de la périodicité de l=erreur produite par 1'échantillonnage
parallèle.
RÉSULTATS:
La principale contribution de notre travail est de
montrer qu'une reconstitution exacte est possible même si les échantillons sont
non uniformes. Les résultats montrent
que pour certaines catégories de défauts, le signal peut être reconstitué
exactement et, pour le reste, une amélioration est possible. Nous avons entre autre établi un rapport
entre la qualité de reconstruction et le produit amplitude-fréquence de la
déviation
BEN HAMIDA, Naïm DIPLÔME:
Ph.D.
TITRE:
Test des circuits analogiques et mixtes.
RÉSUMÉ:
L=objectif de la thèse est de tester les circuits
analogiques et mixtes sans leurs apporter de modifications. La méthode que nous
proposons est basée sur le calcul des sensibilités et la programmation en
nombres entiers pour réduire le nombre de vecteurs de test. Pour la partie numérique, nous utilisons la
manipulation booléenne pour prendre en considération les contraintes imposées
par chaque bloc du circuit mixte.
PROBLÉMATIQUE:
Le test des circuits mixtes est connu comme étant une
tâche très difficile. Ceci est dû à la
nature des circuits analogiques et aux interactions entre les signaux
numériques et analogiques. Les circuits
analogiques sont habituellement testés en vérifiant leurs fonctionnalités. Ces circuits ont tendance à être sur-testés
ou sous-testés puisqu'il n'y a pas de critères d'arrêt bien définis. En plus, les techniques utilisées pour le
test des circuits analogiques sont des techniques empruntées à celles des
circuits numériques. D'autres
techniques de génération de vecteurs de test qui se basent sur des modèles de
pannes réalistes ont été proposées. Ces
modèles sont extraits du dessin de masque du circuit en considérant les
probabilités d'apparition des défectuosités physiques. Ces techniques sont très coûteuses et ne
s=appliquent qu=à des circuits de petite taille.
MÉTHODOLOGIE:
Dans le but d'avoir un test optimum, nous proposons
une stratégie de test qui tient compte de la structure et de la fonctionnalité
du circuit analogique. Ainsi, au lieu
de vérifier toutes les fonctions réalisées par le circuit, nous choisissons
celles qui couvrent tous les composants du circuit. En utilisant la sensibilité, les circuits analogiques peuvent
être modélisés par un graphe liant les composants et les fonctions réalisées
par le circuit. Le poids de cet arc est
la déviation minimale du composant par rapport à sa valeur nominale qui force
une erreur sur la fonction. Cette
déviation est déduite de la sensibilité, de la tolérance sur les composants et
de l=estimation de la tolérance sur les fonctions.
Pour remédier aux problèmes de test des circuits
mixtes, nous proposons de tester les circuits mixtes sans modification. Le test de la partie analogique traite deux
problèmes: l=activation de la panne à partir du circuit analogique et la
propagation de son effet aux sorties primaires du circuit numérique. Pour le circuit numérique, les vecteurs de
test sont générés sous les contraintes imposées par le circuit analogique. Pour les convertisseurs analogique/numérique
(ADC), inclus dans un circuit mixte, on distingue deux types de tests. Un test statique effectué en DC et un test
dynamique effectué en AC. Parmi les performances
qu'il faut tester en DC on trouve l=erreur de non-linéarité intégrale (INLE) et
l=erreur de non-linéarité différentielle (DNLE). Pour le test dynamique, le rapport signal à bruit (SNR) et le
nombre effectif de bits sont les paramètres les plus importants.
RÉSULTATS:
Nous avons développé une méthode unifiée de génération
de vecteurs de test pour les circuits analogiques et mixtes. Cette méthode a été implantée dans un
logiciel de calcul automatique de sensibilité et utilisée dans la conception
pour la testabilité des circuits mixtes (LIMSoft).
BENSALEM,
Brahim DIPLÔME: Ph.D.
TITRE:
Modélisation du mismatch dans les circuits
analogiques.
RÉSUMÉ:
Le projet consiste en premier lieu à étudier le
problème de mismatch dans les circuits analogiques VLSI. En deuxième lieu, ce modèle sera intégré
dans un outil de génération de vecteurs de test et de conception pour la
manufacturabilité (D.F.M.).
PROBLÉMATIQUE:
La réduction incessante d'échelle dans la fabrication
des circuits intégrés VLSI complique la tâche de rencontrer les spécifications
souhaitées par le concepteur. Des
transistors de même taille et appartenant au même circuit vont avoir des
valeurs nominales différentes. Cette
différence est appelée mismatch. Ce
phénomène est attribuable à divers facteurs dont la non uniformité du profil de
dopage, l=usure des équipements de la ligne de fabrication, etc...
MÉTHODOLOGIE:
Nous nous proposons de modéliser ce phénomène comme un
processus stochastique. La multitude
des causes du mismatch et la difficulté de prédire avec exactitude l=effet
individuel de chaque cause rend inévitable le recours à un modèle
stochastique. Le modèle est censé
fournir au concepteur une estimation réaliste du mismatch entre les différents
composants du circuit dépendemment de leur taille et de leur disposition
géométrique dans le circuit.
Ce modèle servira en deuxième lieu à l=amélioration du
rendement. Une optimisation du
rendement selon les contraintes générées suite à l=étude du mismatch serait
mise à la disposition du concepteur.
En troisième lieu, ce modèle nous permet de générer
les vecteurs de test pour les pannes du circuit en question. Ceci se fera par la comparaison des
déviations des paramètres par rapport aux valeurs nominales avec les
contraintes de performance spécifiées par le concepteur.
RÉSULTATS:
Le modèle a été fait.
Une interface avec l=environnement de design CADENCE est sous
construction. Cette interface
permettrait en premier lieu l=extraction des informations topologiques du
circuit et en deuxième lieu l=automatisation du calcul du mismatch entre les
différents composants.
BOHSINA
Driss DIPLÔME: M. Ing.
TITRE:
Contrôleur flexible commandé par ordinateur pour un
implant urinaire multi-canal.
RÉSUMÉ:
Le présent projet a pour objectif, la conception et la
réalisation d'un contrôleur flexible qui sera utilisé comme interface dans un
système de simulation contrôlé par IBM-PC (ou compatible), dans le but de
faciliter la réalisation des stimulations neuromusculaires chez les personnes
souffrant de troubles reliés à l=incontinence et à la rétention urinaire.
PROBLÉMATIQUE:
De nos jours, le nombre de personnes souffrant de
maladies reliées à l=incontinence et à la rétention urinaire est de plus en
plus élevé, et les recherches et travaux reliés à ce domaine augmente sans
cesse; cependant les lacunes des stimulateurs urologiques nous ont incité à
mettre au point un système complet qui facilitera la réalisation de tests
approfondis en milieu biologique. Le
système de stimulation est constitué de deux parties: la première, interne (ou
implant) et à base de différents circuits intégrés et technologies variées,
sert à stimuler les nerfs liés aux organes présentant les dysfonctions; la
seconde, externe, est représentée par le contrôleur avec le
micro-ordinateur. Le contrôleur à
réaliser doit pouvoir transférer des données du P.C. vers les stimulateurs
quelle que soit la longueur de la donnée (8, 24, 32 bits); en plus ces données
doivent être mises en forme avant d'être envoyées en série vers les
stimulateurs.
MÉTHODOLOGIE:
Notre principale préoccupation est de concevoir un
système flexible pouvant transférer des données du P.C. vers les stimulateurs
quelle que soit la longueur de la donnée; en plus les données doivent être
encodées avant d'être envoyées en série.
La seconde préoccupation serait de miniaturiser ce contrôleur puis de
développer un logiciel de communication pour permettre à l=utilisateur de
varier les paramètres de stimulation.
RÉSULTATS:
Le contrôleur est maintenant réalisé autour d'un FPGA
d'ACTEL. Les résultats de simulation de
l=application sont satisfaisants. Les
étapes qui consistent à programmer un premier prototype et vérifier les limites
de ces performances, ont donné des résultats très satisfaisants. De plus, le travail a fait l=objet de deux
publications dans des compte-rendus de conférence.
BOUBEZARI
Samir DIPLÔME: Ph.D.
TITRE:
Analyse de testabilité et insertion de points test au
niveau transfert de registres.
RÉSUMÉ:
Notre travail consiste à faire l=analyse de
testabilité et l=insertion de points de test dans les circuits numériques
décrits au niveau VHDL (RTL) synthétisable par les outils de synthèse existant
sur le marché actuel comme Synopsys, Mentor Graphics, Cadence, etc. Nous supposons la technique de full scan où
l=analyse de testabilité et l=insertion de points de test concernent seulement
la partie combinatoire. Dans une
première étape de notre travail, on procède à l=analyse et à l=identification des
structures VHDL synthétisables par les outils de synthèse existant pour établir
la correspondance matérielle de ces structures après la synthèse. Cette dernière analyse nous permet
d'identifier tous les modules séquentiels (full scan) et combinatoires ainsi
que les entrées/sorties primaires et pseudo-primaires des modules
combinatoires. L=étape suivante
consiste à propager des mesures de testabilité à travers les structures VHDL
identifiées dans la première étape afin d'identifier les parties du circuit les
plus difficiles à tester. Enfin, la
dernière étape utilise ces mesures de testabilité pour modifier le code VHDL ou
insérer des points de test afin d'améliorer la testabilité du circuit.
PROBLÉMATIQUE:
L'importance et l=avantage de prévoir la testabilité
des circuits VLSI à une étape avancée du processus de conception, a été établie
récemment dans la littérature. En
effet, à cause de la complexité croissante des circuits VLSI, il est devenu de
plus en plus difficile d'estimer la testabilité des circuits après la synthèse
du circuit au niveau portes. Les
techniques classiques utilisent toujours un circuit décrit sous forme
d'interconnexions de portes logiques ou de modules fonctionnels relativement
petits en terme de complexité. Par
conséquent, ces techniques classiques ne permettent d'estimer la testabilité du
circuit qu'après la synthèse de ce dernier.
Cependant, ces techniques semblent limitées à cause de la complexité
croissante des circuits VLSI. De plus,
l=insertion de points de test est très complexe après la synthèse du circuit. Donc, il est de plus en plus important de
considérer la testabilité du circuit à une étape plus avancée de la synthèse
afin de minimiser la complexité du test.
MÉTHODOLOGIE:
La méthode que nous proposons permet d'abord
d'explorer la relation entre la description VHDL des circuits et leur
correspondance matérielle après la synthèse en utilisant un des outils de
synthèse. Dans cette étape, nous devons
analyser toutes les descriptions VHDL synthétisables et leur correspondance
matérielle après la synthèse. Cette
dernière analyse nous permettra d'identifier les éléments séquentiels et
combinatoires du circuit qui seront obtenus après la synthèse. Une structure interne sera générée après
cette analyse pour pouvoir propager la testabilité du circuit à travers la
description VHDL. Après quoi, une
modification du code VHDL sera nécessaire dans les parties les plus difficiles
à tester.
RÉSULTATS:
1. Analyse
des structures VHDL synthétisables en utilisant les outils de synthèse Synopsys
et Mentor Graphics
2. Identification
des modules séquentiels et combinatoires après l=analyse du code VHDL.
3. Propagation
des mesures de testabilité à travers les structures VHDL.
4. Insertion
de points de test après identification des parties du circuit les plus
difficiles à tester.
5. Validation
de l=approche proposée en utilisant les outils de synthèse.
BOURRET
Sylvain DIPLÔME:
M.Sc.A.
TITRE:
Stimulateur neuromusculaire implantable pour les
muscles des membres supérieurs.
RÉSUMÉ:
Le projet consiste à développer un implant permettant
de stimuler les muscles des membres supérieurs. Son but ultime est de permettre à des personnes tétraplégiques de
recouvrir une partie de leur mobilité et de leur autonomie. Il est à noter que
le présent projet ne solutionne pas le problème de la commande de l=implant par
l=utilisateur.
PROBLÉMATIQUE:
Des critères vitaux lors de la mise au point d'un
circuit implantable sont la fiabilité et la sécurité pour l=utilisateur. Du point de vue du design, une surface
minimale et une faible consommation de puissance sont des atouts
appréciables. Aussi, ces critères
devront guider le projet lors de son développement.
MÉTHODOLOGIE:
Avant de se lancer dans tout développement, une
révision de la littérature s'impose.
Cette dernière devra toucher les domaines de la microélectronique, la
stimulation neuromusculaire ainsi que les règles régissant le mouvement chez
les animaux et particulièrement chez l=homme.
Par la suite, des patrons de stimulation permettant la
réalisation de différentes tâches seront élaborés. Finalement, un implant respectant les différentes contraintes
physiques et physiologiques sera développé, réalisé et ses performances seront
évaluées en laboratoire.
RÉSULTATS:
Le projet étant présentement à ses débuts, aucun résultat
concret n'a encore été obtenu.
Toutefois, une revue exhaustive de la littérature touchant le domaine a
été effectuée.
Une source de courant commandable est présentement en
développement. Cette dernière sera
réalisée en technologie BiCMOS et pourra fournir un courant d'environ 5 mA à
une charge de l kΩ soit l=impédance caractéristique d'un nerf.
BOYOGUENO
BENDÉ André DIPLÔME: Ph.D.
TITRE:
Conception et réalisation intégrée des portes optiques
pour le traitement en parallèle du signal optique en technologie GaAs.
RÉSUMÉ:
Des portes optiques pour architectures parallèles
ayant des entrées/sorties optiques sont des composants indispensables pour la
réalisation du traitement en parallèle d'un signal optique. Dans le cadre de ce projet de recherche,
nous allons proposer et réaliser sous forme de circuits intégrés compact un
transducteur dédié aux transmissions optiques multilongueurs d'onde utilisant
les techniques de courant en technologie GaAs.
PROBLÉMATIQUE:
La disponibilité des composants optoélectroniques tels
que les lasers à semiconducteurs monomodes et les photodéctecteurs rapides a
suscité des nouvelles applications en transmission optique. Ces nouvelles applications nécessitent des
techniques de transmission à haut débit et par conséquent, une demande accrue
en bande passante. Afin de tirer
avantage de l=énorme capacité de transmission des fibres optiques, on utilise
de plus en plus des techniques de multiplexage/démultiplexage pour transmettre
le maximum d'information dans un même canal.
Quelques réalisations de portes optiques ont été
rapportés dans la littérature au cours des dix dernières années. Leurs principales limitations sont l=absence
de gain optique et une efficacité de conversion très faible. Nous voulons surmonter ces limitations en
apportant des techniques novatrices de conception basées sur les courants.
MÉTHODOLOGIE:
1. Choix
d'une architecture appropriée et simulation sur Pspice afin de caractériser et
optimiser les différents blocs.
2. Développement
d'un prototype en technologie GaAs 0.6 micron, réalisant la réception, le
traitement optique et la transmission de deux canaux de transmission utilisant
une matrice d'interconnexion optique 2 x 2.
3. Extension
du design à des architectures plus denses.
4. Réalisation
des dessins de masques avec "Cadence", fabrication du circuit intégré
et test de l=architecture définitive.
RÉSULTATS:
Le projet est encore à sa phase de démarrage. Des simulations sont en cours afin de
choisir et d'optimiser
l=architecture retenue.
CANTIN
Marc-André DIPLÔME:
M.Sc.A.
TITRE:
Mise en oeuvre d'un réseau de neurones artificiels
basé sur l=algorithme Fuzzy ART.
RÉSUMÉ:
Les réseaux de neurones auto-organisateurs permettent
de regrouper des ensembles d'objets de façon autonome, en temps réel, sans
connaître d'avance le nombre de groupes à former. Le traitement effectué par l=algorithme Fuzzy ART de Carpenter,
Grossberg et Rosen, permet d'organiser rapidement les ensembles d'objets qui
lui sont présentés par des catégorisations stables.
PROBLÉMATIQUE:
L=algorithme Fuzzy ART original n'a pas été formulé en
fonction d'une implantation VLSI. Le
défi consiste à le reformuler sous la forme d=un algorithme plus facile à
mettre en oeuvre tout en préservant la fonctionnalité et en respectant les
contraintes d=implantation physique.
MÉTHODOLOGIE:
La tâche consiste d=abord à reformuler l=algorithme
Fuzzy ART de façon à ce que l=algorithme devienne séquentiel. La mise en oeuvre de l=algorithme séquentiel
est définie par une architecture système pouvant fonctionner à haute
vitesse. Le code VHDL de cette
architecture sera simulé et synthétisé.
Le goulot d'étranglement pourra être défini et l=algorithme séquentiel
redéfini de façon à y réintroduire un degré de parallélisme réalisable afin d=optimiser
la vitesse de traitement.
RÉSULTATS:
Un algorithme reformulé fut développé pour permettre
la mise en oeuvre efficace de l=algorithme.
Une architecture système fut proposée.
Cette architecture permet la mise en oeuvre de l=algorithme reformulé
pour des applications à haute vitesse.
Une implantation des différentes fonctions de l=algorithme fut réalisée
en VHDL.
CANTIN,
Pierre-Luc DIPLÔME: M.Sc.A.
TITRE:
Interfaces universelles pour capteurs.
RÉSUMÉ:
Le marché des capteurs connaît une importante
croissance. D=une part, la volonté de
mieux gérer notre environnement, le contrôle de la qualité et l=apparition de
nouvelles technologies de capteurs ouvrent le champ à de nouvelles
applications. D=autre part, les progrès
de la microélectronique vers des systèmes de traitements numériques toujours
plus complexes et denses permettent des interfaces avec le monde extérieur
elles aussi plus complexes. Par contre,
la conception d=une interface analogique est souvent coûteuse et fastidieuse. La conception analogique ne bénéficie pas
encore d=outils et de technologies permettant un prototypage rapide
contrairement à la conception de systèmes numériques (e.g. FPGAs, VHDL). Afin d=accroître l=accessibilité à la
conception d=applications utilisant des capteurs, notre projet s=intéresse à la
conception d=une interface universelle (programmable) pouvant satisfaire un
vaste ensemble de capteurs différents par leur nature. Nous tenterons dans un premier temps de
répondre aux applications de capteurs de nature conventionnelle par opposition
aux technologies micro-machinées.
PROBLÉMATIQUE:
L=ensemble des capteurs qui nous intéressent (gauges
de contrainte, RTDs, LVTDs, Thermistors, capteurs de gaz...) requièrent
différents modes d=excitation et de conditionnement de signal. La bande passante moyenne pour leurs
applications se limite à 100 kHz. Cela
ne constitue pas une contrainte sévère.
Toutefois, l=amplitude des signaux à conditionner varie de quelques
micro-Volts à quelques Volts.
L=interface devra donc offrir une large gamme de gain, présenter peu de
bruit et d=offset à l=entrée. La
précision de l=interface constitue la principale contrainte. Le problème se résume à concevoir une chaîne
de conditionnement programmable (gain, bande passante), de définir suffisamment
de fonctionnalité afin de produire une composant utile dans plusieurs
applications de capteurs.
MÉTHODOLOGIE:
C Revue de
littérature portant sur les différentes méthodes d=excitation et de
conditionnement de signal.
C Définition
d=une architecture pouvant satisfaire notre ensemble de capteurs.
C Revue de
littérature pour chaque sous-système.
C Entrée
schématique au moyen de ViewDraw (ViewLogic) et simulation avec Hspice.
C Planification
du layout et dessin des masques sur L-Edit (tanner) et/ou Virtuoso (Cadence).
C Simulation
post-layout au moyen de Hspice (avant-metasoftware) et/ou Meta-Circuit.
RÉSULTATS:
Nous avons achevé une recherche de littérature
approfondie, un survol des systèmes existants et nous avons élaboré l=architecture
de l=interface universelle que nous proposons.
CHABINI,
Noureddine DIPLÔME: M.Sc.A.
TITRE:
Optimisation des boucles sur les architectures VLIW.
RÉSUMÉ:
L=optimisation des boucles comme son nom l=indique,
consiste à minimiser le temps de calcul dans le corps d=une boucle. Pour atteindre cet objectif, plusieurs
méthodes sont utilisées, en particulier le déroulement des boucles et le
Apipelinage@. Mais ceci sans laisser
tomber l=architecture cible comme par exemple l=architecture VLIW (i.e. Very
Long Instruction Word).
PROBLÉMATIQUE:
Comment optimiser les bouches en tenant compte de
l=architecture; sous contrainte SIMD.
MÉTHODOLOGIE:
Comme la solution n=est pas unique et qu=en général le
problème est NP-complet, on essaie de trouver un compromis entre le temps
d=exécution et la complexité de l=architecture résultante.
RÉSULTATS:
Étape
1: Analyse des possibilités de l=outil SIR/CASTLE.
Étape
2: Comme l=outil SIR/CASTLE ne répond pas à la totalité de
ce que l=on veut faire; nous avons utilisé le compilateur LCC. Durant cette étape, je me suis concentré sur
l=étude du compilateur LCC afin de l=adapter à nos besoins.
Étape
3: Trouver ou développer des algorithmes de partitionnement
sur les processeurs et après partitionner chaque tâche sur les unités
fonctionnelles et de stockage de chaque processeur.
CHEN,
Jianyao DIPLÔME: Ph.D.
TITRE:
Modélisation et analyse d'un semi-conducteur laser DFB
couplé par gain
RÉSUMÉ:
Le projet est de développer un modèle numérique
détaillé et universel pour une simulation exacte et efficace d'un
semi-conducteur laser avec une contre‑réaction distribuée (DFB). En
incluant les caractéristiques de lasers DFB pratiques comme la modulation multi‑électrodes,
le décalage de phase multiple, la condition de facettes asymétriques, le
couplage distribué complexe et l=émission spontanée, les propriétés des
semi-conducteurs lasers DFB sont explorés pour de nouvelles améliorations.
PROBLÉMATIQUE:
La contre‑réaction distribuée fournit une
approche effective pour obtenir une oscillation unique et longitudinale d'un
semi-conducteur laser. A cause de la non‑uniformité de la distribution du
champ dans la cavité du laser, les caractéristiques de dépendance spatiale ont
une influence significative sur le comportement statique et dynamique du laser
DFB. Le couplage complexe et la modulation multi‑électrode donne aussi
assez de flexibilité pour améliorer la performance du laser. Notre but est
d'examiner l=inter‑réaction entres les porteurs et les photons dans
différents cas et, de rechercher une conception optimale pour une vitesse
élevée, une puissance élevée, un taux de suppression élevé et une intensité
indépendante de la fréquence de modulation. Nous aurons donc atteint une
performance élevée à faible coût pour une application en télécommunication
optique.
MÉTHODOLOGIE:
En se basant sur l=analyse de la fonction de Green et
les équations d'ondes couplées, la non‑uniformité spatiale induite par
les porteurs de charge et les fluctuations des photons peut être traitée comme
une source d'excitation distribuée pour le champ optique dans la cavité du DFB.
Aussi, de nouvelles équations à taux multi‑modes, incluant du bruit,
peuvent être développées pour donner une simulation exacte de la performance du
laser et ce, en‑deçà et au‑delà du seuil.
RÉSULTATS:
Utilisant les équations d=onde couplées, un simulateur
auto-consistant a été développé pour l=étude, au-dessus du seuil, du
fonctionnement statique et dynamique des lasers DFB unimodaux. Le modèle a aussi été utilisé avec succès
pour étudier les effets des inhomogénéités spatiales sur la fréquence de
résonnance et sur la distorsion harmonique des lasers DFB. Récemment, le modèle a été utilisé pour
analyser pour la première fois, les lasers DFB multimodaux et avec électrodes multiples
en configuration Apush-pull@.
La modélisation va se poursuivre avec l=élaboration
d=un simulateur de lasers DFB multimodaux au-dessous et au-dessus du
seuil. Une modélisation plus précise
nous permettra d=atteindre une meilleure compréhension des performances
dynamiques des lasers DFB. Il est aussi
prévu de déterminer le design optimal pour les lasers DFB de la nouvelle
configuration Apush-pull@ ainsi que de comparer avec des résultats
expérimentaux.
CONTANDRIOPOULOS,
Nicolas DIPLÔME: M.Sc.A.
TITRE:
Partitionnement logiciel/logiciel automatique sur des
architectures parallèles hétérogènes.
RÉSUMÉ:
Ce sujet vise à développer des méthodes de
partitionnement automatiques pour une architecture parallèle ciblée. L=architecture ciblée se trouve être celle
définie dans le projet PULSE, dédiée aux traitements numériques (du type vidéo)
en temps réel. Ce projet a pour but de
transformer un algorithme décrit dans un code séquentiel pour être exécuté sur
une architecture multiprocesseur parallèle.
PROBLÉMATIQUE:
Le projet PULSE prévoit réaliser une architecture
multiprocesseur hétérogène constituée de processeur ASIC à structure SIMD et de
microprocesseurs commerciaux.
L=objectif principal de ce projet consiste à exécuter en temps réel des
algorithmes de traitement numérique vidéo.
Une constituante essentielle est d'assigner les tâches à chaque
processeur avec comme but de maximiser les performances du système pour un
algorithme séquentiel donné. Ce
partitionnement des tâches réparties sur les différents processeurs est un
problème reconnu comme étant difficile même manuellement. L=objectif principal de ce projet consiste à
rendre ces actions automatiques et suffisamment flexibles pour qu'il puisse
s'adapter aux différentes configurations des architectures actuelles et
futures, telles que définies dans le projet PULSE.
MÉTHODOLOGIE:
Dans un premier temps, le problème est analysé par un
partitionnement manuel d'algorithmes types sur la plate-forme, pour apprendre
les méthodes de partitionnement efficaces sur l=architecture ciblée. Dans un second temps, une interface sera
développée pour permettre d'analyser, d'une manière dynamique, les performances
de différents partitionnements d'un même algorithme, et ainsi valider les
méthodes. Enfin, les méthodes de
partitionnement validées seront insérées dans un outil de partitionnement
automatique.
RÉSULTATS:
Des partitionnements manuels ont été réalisés et ainsi
une expertise a été acquise. Une
interface permettant l=analyse dynamique des performances d'algorithmes sur les
environnements du système PULSE a été réalisée. Actuellement, nous mettons au point des heuristiques et méthodes
pour partitionner automatiquement des algorithmes sur les différents processeurs
en tenant compte de leurs rôles et de leurs spécificités.
CORNILESCU,
DAN DIPLÔME: M.Sc.A.
TITRE:
Convertisseur analogique-numérique basé sur une
cellule parallèle de 2 bits en mode courant.
RÉSUMÉ:
L=objectif est la conception d'un convertisseur
analogique-numérique de très haute vitesse (fréquence d'échantillonnage minimum
de 50 MHz) avec une résolution minimum de 8 bits pour des applications de
traitement numérique d=images.
PROBLÉMATIQUE:
Une technique de conception en mode courant du CAN
interne, une architecture pipelinée et l=utilisation du procédé BiCMOS peuvent
constituer une solution pour obtenir les caractéristiques demandées du CAN
dédié au traitement de signaux vidéo à haute définition (haute fréquence d'échantillonnage, haute
résolution) avec une réduction de la surface du circuit et de la consommation
de puissance.
MÉTHODOLOGIE:
Le point de départ consiste à proposer un circuit
échantillonneur/bloqueur opérant à une vitesse supérieure à 20 MHz. Ensuite la mise au point d=une cellule à 2
bit parallèle sera abordé.
Finalement, l=implantation de l=ensemble sera faite en
utilisant le procédé BiCMOS 0.8 μm de Nortel dans l'environnement
Cadence-Analog Artist.
RÉSULTATS:
Un nouveau schéma du circuit qui utilise exclusivement
le fonctionnement en mode courant a été proposé et validé par des simulations
HSPICE avec les modèles de la technologie BiCMOS. Le travail a été principalement concentré sur la minimisation des
erreurs de la cellule de conversion.
Comme résultat partial un nouveau miroir de courant
BiCMOS avec des caractéristiques supérieures a été
proposé.
Présentement, il reste à finir le schéma du
convertisseur tension-courant du CAN et concevoir le dessin des
masques pour le procédé BiCMOS.
DJEMOUAI,
ABDEL0UAHAB DIPLÔME: Ph.D.
TITRE:
Interface transcutanée bidirectionnelle dédiée aux
implants neuromusculaires
RÉSUMÉ:
Le but du présent travail est la conception et la
réalisation VLSI d'une interface radio-fréquence de communication et
d'alimentation pour des stimulateurs neuromusculaires implantables. Le rôle de ces stimulateurs (implants) est
la récupération totale ou partielle des fonctions d'organes humains
paralysés. Ces implants devront
fonctionner à de très faibles puissances et occuper des surfaces très
réduites. De plus, comme ces stimulateurs
sont implantés sous la peau, la communication et 1'énergie nécessaire pour leur
bon fonctionnement devront être effectués à distance.
PROBLÉMATIQUE:
Le recours aux implants biomédicaux (stimulateurs)
intégrés a été depuis longtemps considéré comme une solution alternative pour
la récupération de la fonctionnalité des organes humains paralysés. Cependant, l=alimentation de ces implants
représente un handicap majeur dans leur design. Comme ces stimulateurs sont destinés pour un fonctionnement à
long terme, leur alimentation devrait être effectuée à distance afin d'éviter
le recours aux batteries et aux opérations chirurgicales nécessaire pour les
rechanger. Souvent le même lien
(interface) d'alimentation est aussi utilisé comme moyen de communication avec
l=implant. Donc, le développement d'une
telle interface représente une étape cruciale dans la conception des implants
biomédicaux. C'est dans cet axe que
nous dirigeons les recherches pour développer et concevoir des interfaces
d'alimentation et de conununication pour permettre un fonctionnement correct et
de longue durée pour des stimulateurs intégrés.
MÉTHODOLOGIE:
La première étape à suivre est de revoir toutes les
approches utilisées auparavant dans le domaine des interfaces de transfers
d'énergie et de communication pour les implants intégrés. Puis en exploitant les moyens que nous
disposons au laboratoire, il faut développer et implanter les méthodes pour
palier aux inconvénients déjà rencontrés dans ce domaine.
L=interface (lien inductif) que nous proposons devrait
assurer:
1. L=acheminement
de l=énergie d'alimentation à l'implant.
2. La
transmission de données à l=implant.
3. La
réception de données en provenance de l=implant.
Pour évaluer les performances de l=interface, l=estimation
des pertes du lien inductif et les pertes dans la peau est indispensable. Une telle estimation est nécessaire pour
caractériser efficacement l=interface et de déterminer la région de fréquence
d'utilisation ou les pertes sont minimales et pour que le rendement en
puissance soit optimal.
RÉSULTATS:
1. Évaluation
des pertes électromagnétiques dans la peau.